-
公开(公告)号：CN111239576A
公开(公告)日：2020-06-05
申请号：CN201811445962.2
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种基于功率损耗线性控制的恒定功率循环测试电路及方法，该恒定功率循环测试电路包括恒流源、第一和第二待测半导体功率器件、第一和第二驱动单元、第一和第二温控单元、电压测量与存储单元。本发明还提供了基于该恒定功率循环测试电路的测试方法。本发明的恒定功率循环测试电路和测试方法可以使待测功率器件的结温度摆幅仅与导通时间成单一的正比例关系，简化了功率循环测试的控制方法，消除了待测功率器件在长期功率循环测试当中结温度不可精确控制的问题。
-
公开(公告)号：CN111128717A
公开(公告)日：2020-05-08
申请号：CN201811273390.4
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/308 , H01L29/06 , H01L29/16 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。
-
公开(公告)号：CN110858540A
公开(公告)日：2020-03-03
申请号：CN201810961566.9
申请日：2018-08-22
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/3065 , H01L21/311
Abstract: 本发明公开了一种碳化硅U型槽的制备方法，包括如下步骤：(1)在SiC材料表面淀积氮化硅层；(2)在氮化硅层表面制备留有待刻蚀区域窗口的第一光刻胶层；(3)以第一光刻胶层为掩膜，对待刻蚀区域窗口对应的氮化硅层进行刻蚀，待刻蚀完成后去除第一光刻胶层；(4)以经刻蚀的氮化硅层为掩膜，将与待刻蚀区域对应的部分SiC氧化为二氧化硅层；(5)腐蚀去除氮化硅层；(6)腐蚀去除二氧化硅层得到缓变沟槽底；(7)在缓变沟槽底外的SiC材料上表面区域制备第二光刻胶层；(8)以第二光刻胶层为掩膜，刻蚀SiC材料以将缓变沟槽底结构转移到U型沟槽底。本发明能制备得到侧壁陡直、底部平缓、光滑的U型槽结构。
-
公开(公告)号：CN110707054A
公开(公告)日：2020-01-17
申请号：CN201810753125.X
申请日：2018-07-10
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/498
Abstract: 本发明提供了一种无需导热硅脂层与外部散热器接触，实现直接液体冷却的直接冷却散热基板，包括电气回路层、绝缘层和散热层所述散热层包括直接冷却层，所述直接冷却层能够进行风冷或直接接入外部冷却系统，实现直接冷却。本发明还提供了一种由该直接冷却散热基板制备成的功率模块。本发明的直接冷却散热基板及其功率模块，通过在金属层下集成多孔金属泡沫结构，可以接入外部冷却系统，通过外部冷却液体实现直接冷却，减少模块内部材料的热界面数量，降低了模块热阻，提高了功率模块的散热性能和可靠性，实现功率IGBT模块快速高效散热，并达到减小模块重量和体积的目的，具有热阻低、重量轻、可靠性高的优点。
-
公开(公告)号：CN109873032A
公开(公告)日：2019-06-11
申请号：CN201711268537.6
申请日：2017-12-05
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种沟槽栅IGBT器件及其制造方法。该沟槽栅IGBT器件主要包括：P型基区；通过向P型基区注入N型离子而形成的两个第一N+掺杂区；两个沟槽，其宽度分别小于对应的两个第一N+掺杂区的宽度，使得两个沟槽在靠近彼此的一侧分别留有部分第一N+掺杂区；通过向位于两个部分第一N+掺杂区之间的P型基区注入N型离子而形成的第二N+掺杂区；接触孔，其底部的宽度小于第二N+掺杂区的宽度，使得接触孔两侧留有部分第二N+掺杂区；通过接触孔向P型基区的位于两个部分第一N+掺杂区之间的区域注入P型离子而形成的P+掺杂区；第一金属层。本发明可大幅降低寄生电阻，提高IGBT器件的抗闩锁能力。
-
Patent Agency Ranking
公开(公告)号：CN108538912A
公开(公告)日：2018-09-14
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN108520857A
公开(公告)日：2018-09-11
申请号：CN201810295947.8
申请日：2018-03-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/329 , H01L29/868 , H01L29/06
Abstract: 本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。
-
公开(公告)号：CN107564815A
公开(公告)日：2018-01-09
申请号：CN201610507639.8
申请日：2016-06-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/423 , H01L29/739
Abstract: 一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
-
公开(公告)号：CN107564814A
公开(公告)日：2018-01-09
申请号：CN201610503033.7
申请日：2016-06-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/423 , H01L29/739
Abstract: 一种制作功率半导体的方法，包括：步骤一、在衬底上形成第一预设厚度的半导体层；步骤二、对第一预设厚度的半导体层进行刻蚀，得到第一目标台面；步骤三、在第一目标台面上形成第二多晶硅层；步骤四、在第二多晶硅层上继续形成半导体层，并对最终形成的半导体层进行刻蚀，得到第二目标台面，从而形成栅氧化层；步骤五、在第二目标台面上形成第一多晶硅层。利用该方法制作得到的功率半导体器件的栅氧化层内部形成有浮空多晶硅层，因此在栅氧化层内部形成了场板结构，提高了器件的耐压性能，使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大，减小了器件的基区电阻及JFET区电阻，从而降低了通态压降，并实现了通态压降与耐压的良好折中。
-
公开(公告)号：CN107331702A
公开(公告)日：2017-11-07
申请号：CN201610282105.X
申请日：2016-04-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0696
Abstract: 本发明提供一种具有超结结构的载流子注入型IGBT，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的N型区与P型区。上述IGBT结构采用超结结构，引入的N型区与P型区在IGBT承受反向电压时能相互耗尽，降低元胞区峰值电场强度，提高了IGBT的耐压能力，同时载流子存储区的掺杂浓度也能进一步提高。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.036 seconds)
