-
公开(公告)号：CN108595369B
公开(公告)日：2020-08-25
申请号：CN201810399675.6
申请日：2018-04-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 王元磊 , 刘勤让 , 宋克 , 沈剑良 , 吕平 , 杨镇西 , 陶常勇 , 王封 , 朱珂 , 汪欣 , 李沛杰 , 黄雅静 , 刘长江 , 杨堃 , 付豪 , 张楠 , 陈艇 , 何丽丽
Abstract: 本发明提供了一种算式并行计算装置及方法，所述装置中的主处理器通过多条AXI总线与协处理器连接；主处理器用于确定待处理算式中的运算数据及算式附加信息，运算数据包括：相乘子算式、待与乘积结果进行求和运算的第三数据和待与求和结果进行乘法运算的尾数数据，相乘子算式包括第一数据和第二数据，将运算数据及算式附加信息通过多条AXI总线并行发送给协处理器；协处理器用于对从多条AXI总线接收的第一数据和第二数据分别同时进行乘法运算，基于算式附加信息对同一个待处理算式所对应的乘积结果、第三数据和尾数数据进行计算，得到计算结果，达到实现多路运算数据的并行处理，实现多任务分时并行处理，提高并行计算的效率的技术效果。
-
公开(公告)号：CN111159967A
公开(公告)日：2020-05-15
申请号：CN201911380463.4
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F30/392
Abstract: 本发明提供了一种基于网页排名算法的FPGA电路布局与资源分配方法，包括如下步骤：1)构建FPGA电路中基本单元影响因子稀疏矩阵M：2)通过迭代优化，获得关键值向量：3)根据关键值向量，对基本单元进行划分，进行布局约束文件的编写。相对于现有技术，本发明具有以下优势：本发明对大规模FPGA进行细粒度电路资源分配，优化整个系统布局，可以有效减少布线资源的浪费；本发明合理布局高扇出关键路径上的重要电路单元，减少由于布线与资源分配不合理导致的电路延时增加，提高系统的时序性能；利用网页搜素算法进行电路分析建模，提高FPGA电路设计开发速度，减少由于电路实现难度造成的开发周期迭代。
-
公开(公告)号：CN111106935A
公开(公告)日：2020-05-05
申请号：CN201911383005.6
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种支持多端异构模式下的秘钥管理架构，包括秘钥生成模块、数据解析模块、异构MCU、以及数据发送接口，所述秘钥生成模块接收来自异构MCU的加密秘钥请求，生成秘钥，并通过数据解析模块将秘钥发送给异构MCU，异构MCU完成对明文加密，通过数据发送接口将秘文下发给用户。本发明通过支持动态异构MCU处理器向秘钥生成模块索取相同的秘钥，保持了秘钥数据一致性；同时MCU请求中加入时间戳信息，引入索引向量中，可以高效的满足动态异构冗余架构秘钥的数据一致性。
-
公开(公告)号：CN111031015A
公开(公告)日：2020-04-17
申请号：CN201911202508.9
申请日：2019-11-29
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L29/06
Abstract: 本发明实施例公开了一种混合协议转换设计的验证方法、装置、设备及存储介质，其中，所述方法包括：根据所述混合协议的激励输入形态和约束条件以及所对应的输入接口，生成各接口对应的约束断言；根据所述混合协议的各输出口的输出形态和预期格式，生成各接口对应的检查断言；确定所述验证对象的时钟信号和复位信号；将激励输入信号输入到所述混合协议转换设计中，所述激励输入信号包括：约束断言、时钟信号和复位信号；接收输出结果，根据所述输出结果与检查断言的比较结果得到验证结果。可做到报文类型和激励组合的最大化遍历，保证验证的完备性；可根据需求的变化快速实现对不同种协议的转换支持。
-
公开(公告)号：CN109726162A
公开(公告)日：2019-05-07
申请号：CN201910151248.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应并行时钟序列检测装置及方法，装置包括时钟序列，并行连接第一选通器和第二选通器，第一选通器连接PCIe时钟序列检测单元，第二选通器连接RapidIO时钟序列检测单元，PCIe时钟序列检测单元一方面连接第三选通器，另一方面连接第一逻辑电路，第一逻辑电路一方面通过第二反相器连接RapidIO时钟序列检测单元，另一方面连接第二选通器；RapidIO时钟序列检测单元一方面连接第三选通器，另一方面连接第二逻辑电路，第二逻辑电路一方面通过第一反相器连接PCIe时钟序列检测单元，另一方面连接第一选通器。本发明可以兼容检测RapidIO、PCIe协议时钟补偿序列，提高硬件结构可重用性。
-
Patent Agency Ranking
公开(公告)号：CN109342921A
公开(公告)日：2019-02-15
申请号：CN201811172506.5
申请日：2018-10-09
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种高速交换芯片的老化测试方法与系统，在动态老化测试时，将被测IC置于老化板，通过控制板为老化板提供激励信号，对被测IC进行高温及电压拉偏测试，对被测IC的数字部分进行数字引脚拉高拉低操作，对被测IC的模拟部分进行环回测试，对被测IC的交换模块进行收发包测试。本发明能够实现对高速交换芯片数字部分，模拟部分和交换部分的老化测试，对于早期失效产品的老化筛选测试项覆盖的更加全面，有利于在老化测试时就发现更多可能潜在问题，并通过实时监测显示高温动态老化各个功能测试项的结果能够及时发现每个功能模块的耐老化能力，通过实时存储老化信息有利于对测试结果进行分析。
-
公开(公告)号：CN109189792A
公开(公告)日：2019-01-11
申请号：CN201811061917.7
申请日：2018-09-12
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F16/22 , G06F16/2455
Abstract: 本发明提供了一种并行Hash查表架构及方法，包括：查表Hash键值KEY，根据需要确定bit位宽；n个Hash函数，各自选择不同的表达式；n个ram，各自独立，与Hash函数一一对应；Compare对比模块，同时完成n个ram查表结果和查表键值KEY的对比，并根据对比结果得到正确的查表内容；其中，每个Hash函数对应深度不同的ram。本发明能够有效的解决现有技术中查找性能差的问题，不再需要多次循环比对、再Hash计算，也不需要多次读取RAM空间，从而大大压缩查表的时间，提高了Hash查找的效率。
-
公开(公告)号：CN108647422A
公开(公告)日：2018-10-12
申请号：CN201810418238.4
申请日：2018-05-03
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 丁旭 , 沈剑良 , 杨堃 , 刘勤让 , 朱珂 , 宋克 , 吕平 , 杜延康 , 张丽 , 李宏 , 汪欣 , 赵博 , 张文建 , 李沛杰 , 汤先拓 , 徐庆阳 , 刘冬培 , 黄雅静
IPC: G06F17/50
Abstract: 本发明提供了端口时延约束方法及装置，涉及电路设计技术领域，其中，该端口时延约束方法中端口具体包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，该方法实施时包括：首先，获取信号在时延路径上传输的路径时延，即端口的真实时延，其次，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，之后，根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，这样，在对端口进行时序预算时，通过上述真实时延与参考时钟周期T的比对结果来对其进行时延约束，从而避免了端口的时延约束过松或过紧的现象出现。
-
公开(公告)号：CN108197074A
公开(公告)日：2018-06-22
申请号：CN201810174203.0
申请日：2018-03-01
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 王元磊 , 张兴明 , 宋克 , 刘勤让 , 沈剑良 , 吕平 , 朱珂 , 刘冬培 , 王盼 , 高彦钊 , 谭力波 , 陶常勇 , 杨堃 , 王封 , 张帆 , 张新顺 , 汪欣
IPC: G06F17/14
Abstract: 本发明提供了一种快速傅里叶变换FFT数据处理方法及装置，方法包括：将样本点数除以基准样本点数，得到调度因子M；若调度因子M小于或者等于1，在运算模块中选取至少一个蝶形运算单元同时对样本点进行FFT蝶形运算，得到蝶形运算结果；若调度因子M大于1且样本点数为基准样本点数的2N倍，反复利用运算模块中全部蝶形运算单元进行FFT蝶形运算，直至全部样本点均计算完毕，得到第一级运算结果；将第一级运算结果分别存入对应的存储器；基于第一级运算结果，反复利用运算模块中的全部蝶形运算单元进行FFT蝶形运算，直至得到第N+1级蝶形运算结果，缓解现有技术中的数据调度结构应用环境单一、灵活性低的问题，达到了提高数据调度结构的灵活性的效果。
-
公开(公告)号：CN108183840A
公开(公告)日：2018-06-19
申请号：CN201711466907.7
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 钟丹 , 徐庆阳 , 刘冬培 , 刘勤让 , 朱珂 , 宋克 , 吕平 , 沈剑良 , 张丽 , 丁青子 , 黑建平 , 杨晓龙 , 田晓旭 , 杨堃 , 汪欣 , 丁旭 , 汤先拓
IPC: H04L12/26 , H04L12/935 , H04L12/819
Abstract: 本发明提供了一种交换机性能的验证方法、装置和实现装置；其中，该方法包括：根据设定的配置参数产生数据流；该配置参数包括端口参数和流参数；数据流中包含多个报文描述符；根据当前令牌桶中的令牌数和突发报文的个数，输出数据流；根据数据流中的报文描述符，生成相应的报文；将报文输入至交换机中，根据交换机的输出结果对交换机进行性能验证。本发明可以产生输出满足流量要求、突发数据量等要求的数据流和报文，实现了输入激励的精确控制，且测试向量覆盖面大，可以对交换机的功能和性能进行精确、全面的验证，提高了验证效率。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.073 seconds)
