-
公开(公告)号：CN113691353A
公开(公告)日：2021-11-23
申请号：CN202110988508.7
申请日：2021-08-26
Applicant: 南京大学
IPC: H04L1/00 , H04B7/0413
Abstract: 本申请涉及天线信号检测技术领域，提供一种低复杂度的信号检测方法及系统，所述一种低复杂度的信号检测方法采用分层的更新方式，更有利于高吞吐量硬件架构的设计与实现。同时通过算法变换或近似，有效降低算法以及实现复杂度。在干扰消除过程中，利用星座点特性，提出在更小位宽的操作数上进行运算，有效缩短硬件实现时的关键路径并且降低实现复杂度；在星座匹配过程中，利用二次函数的特性，提出了一种新的可靠性度量方法，使得所需的乘法和加法运算的数量各减少一半；将信号检测方法重构为初始化和迭代步骤，以减少处理周期，并通过近似方法将初始化过程中所需的乘法、加法和排序操作完全消除。
-
公开(公告)号：CN107666325B
公开(公告)日：2021-07-30
申请号：CN201710854876.6
申请日：2017-09-20
Applicant: 南京大学
IPC: H03M13/13
Abstract: 本发明提供的一种基于列表连续删除算法的极化码译码路径选择方法，包括：以二叉树表示目标极化码，译码器遍历二叉树，直到发现二叉树上的特殊节点，并在当前特殊节点下所关联的比特进行译码判决，并根据判决结果进行译码路径扩展；将当前特殊节点的译码列表中的任一条原始路径接收到的软信息向量进行硬判决，得出二进制的参考列表，并计算条备选路径中第j条构成的列表与参考列表之间的汉明距离，采用汉明距离过滤器对每一条原始译码路径的备选路径进行筛选，然后在通过汉明距离过滤器筛选余下的备选路径中找出L条译码路径，能够有效降低在特殊节点时的译码路径选择时的排序空间，从而提高译码路径的选择效率，进而提高极化码的译码效率和速度，并且能够有效保证译码的准确率。
-
公开(公告)号：CN112906874A
公开(公告)日：2021-06-04
申请号：CN202110367961.6
申请日：2021-04-06
Applicant: 南京大学
Abstract: 本申请公开了卷积神经网络特征图数据压缩方法及装置，该方法包括特征图通道重构阶段和零值比特图编码压缩阶段；特征图通道重构阶段中，使用一维离散余弦变换对特征图通道维进行重构，利用频域过滤器实现高频信息过滤，得到稀疏度高于原特征图的稀疏特征图，然后在零值比特图编码压缩阶段对稀疏特征图进行压缩，得到所述原特征图的最终压缩数据。上述方法利用卷积神经网络的通道冗余，实现将有一定频域特征的通道组重构到一起，提升待传输数据的稀疏度，进而提升了被压缩的潜力，随后使用零值比特图编码压缩对稀疏特征图压缩，提高了压缩率。
-
-
公开(公告)号：CN111313905A
公开(公告)日：2020-06-19
申请号：CN202010111088.X
申请日：2020-02-24
Applicant: 南京大学
IPC: H03M7/24
Abstract: 本发明公开了一种浮点数转换方法及装置，能够将基于IEEE 754规范的单精度浮点数转换为posit数据格式的浮点数，即第二浮点数。在很多神经网络的训练过程中，其运算数据近似服从正态分布，可通过变换使数据集中在0附近，而本发明中的posit数据格式的浮点数在神经网络训练过程中就可以在0附近保证精度，并且，本发明中posit数据格式的浮点数的预设总位宽是可以调控的，因此又可以很大程度的减少数据位宽，进而减少存储所需要的资源以及读写过程所消耗的资源，提高神经网络训练的效率。
-
Patent Agency Ranking
公开(公告)号：CN111224675A
公开(公告)日：2020-06-02
申请号：CN201911161916.4
申请日：2019-11-22
Applicant: 南京大学
Abstract: 本发明公开了一种用于二进制对称信道下低密度奇偶校验码的比特翻转(BF)译码器，称为自适应阈值BF译码器。针对现有BF译码器的时钟频率受到全局最大值查找操作限制这一问题，本发明设计了一个自适应阈值来筛选需要被翻转的比特。通过利用先前迭代中得到的消息，该阈值的计算过程可与其他解码操作并行进行，因此大大的缩短了关键路径。为了进一步提升性能，所提出译码器采用了一种非均匀的翻转准则。本发明还公开了用于实现所提出译码器的硬件架构并给出了综合结果。设计实例表明相较于其他BF译码器，所公开的译码器可以获得最大的吞吐率和最好的译码性能。
-
公开(公告)号：CN110445496A
公开(公告)日：2019-11-12
申请号：CN201810440328.3
申请日：2018-05-04
Applicant: 南京大学
Abstract: 本发明公开了一种Triple-Error-Correcting Reed-Solomon(TEC-RS)码的新型超低运算量解码算法及硬件架构。本发明算法部分推导出TEC-RS码的错误图样的简洁表达式，对应硬件架构依据提出的算法设计出最优化电路。该硬件架构包括：先进先出缓冲器、伴随式计算电路、错误位置求解参数计算模块、错误图样计算单元、加法器。其中在我们设计的架构中，用直接错误图样计算单元取代了KES的迭代运算以及Chien Search和Forney模块的穷举运算。同时，我们设计的架构是一种完全正向前馈电路，可以插入流水线使解码器吞吐率大幅增加，避免了其他RS解码算法中的都存在的迭代循环。本发明提出的新型TEC-RS解码算法及其相应架构不仅具有更快的运算速度，而且运算量超低，在RS码纠错码的实际应用中有重要的实用价值。
-
公开(公告)号：CN108108812A
公开(公告)日：2018-06-01
申请号：CN201711414668.0
申请日：2017-12-20
Applicant: 南京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明公开了用于卷积神经网络的高效可配置卷积计算加速器。该结构通过配置可以高效地实现卷积神经网络中的4种主流尺寸卷积核及12*12以下的所有尺寸的卷积计算，同时显著降低卷积计算的复杂度。本发明先介绍了基于快速FIR算法的硬件结构(FFIR)，并在2并行FFIR结构上级联3并行FFIR，设计了6并行FFIR(6P‑FFIR)，并使用压缩器对6P‑FFIR进行了优化。基于6P‑FFIR的结构，设计了高效可配置卷积计算加速器(RCC)。相比于传统FIR滤波器，本发明可以在实现四种主流尺寸的卷积计算时节省33％至47％的乘法计算。本架构可以节省大量的硬件面积和功耗，很适合应用在物联网、嵌入式芯片等对功耗要求严苛的场景中，同时可以运用在需要多种尺寸的卷积计算的场合，并提高系统的有效吞吐量。
-
公开(公告)号：CN107633298A
公开(公告)日：2018-01-26
申请号：CN201710151781.8
申请日：2017-03-10
Applicant: 南京大学
IPC: G06N3/063
Abstract: 本发明公开了一种基于模型压缩的递归神经网络加速器的硬件架构。硬件架构包含以下部分：矩阵乘加单元，用于实现神经网络中主要的矩阵向量乘法运算，该单元由多个乘加单元簇组成，每个乘加单元簇内包含多个由不同的基本乘加单元构成的乘加单元块，其数量直接决定加速器的并行度和吞吐率；多个双端片上静态随机存储器，其中有三个用于存储递归神经网络计算时产生的中间结果，并且有两个构成乒乓存储结构以提高数据存取效率，其余存储器用于存储神经网络的参数；多个非线性计算单元，用于实现神经网络中的非线性函数；控制单元，用于产生相关控制信号及控制数据流的流动。本发明可以实现很高的硬件效率，且可扩展性强，是一种可用于智能人机交互、机器人控制等相关领域嵌入式系统的合理方案。
-
公开(公告)号：CN107204778A
公开(公告)日：2017-09-26
申请号：CN201710396010.5
申请日：2017-05-24
Applicant: 南京大学
IPC: H03M13/11
Abstract: 本发明公开了一种可有效改善LDPC码误码平台处性能的低复杂度译码算法，算法主要包括擦除判决准则和用于解出擦除码字的查找解码算法。其中，擦除判决准则通过将码字后验概率与预设阈值比较，选取最不可信的小部分擦除码字；查找解码算法利用LDPC码校验矩阵的稀疏特性，只通过查找的方式来解出擦除部分码字，大大降低了译码复杂度。由于本发明公开的算法只在常规译码算法并未求解出正确码字时再对其输出码字进行再次译码，而目前常用的译码算法未解出正确码字的概率很低，因此本发明所提出的译码算法并不会增加很多的资源消耗。仿真结果显示，本发明公开的译码算法可以大大改善目前常用译码算法在误码平台附近的FER和BER，改善译码性能。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.138 seconds)
