公开(公告)号：CN102148244A

公开(公告)日：2011-08-10

申请号：CN201010621732.4

申请日：2010-12-28

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚

IPC: H01L29/778 ,  H01L27/085 ,  H01L21/336 ,  H01L21/8252

CPC classification number: H01L29/7787 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置能够得到沟道的高迁移率，并且，能够可靠地得到纵向耐压及栅电极端部的耐压这两方的耐压性能。该半导体装置的特征在于，在包含n型漂移层及位于该n型漂移层上的p型层的GaN基层叠体上设置有开口部，具备以覆盖开口部的方式设置的包含沟道的再生长层以及沿再生长层位于该再生长层上的栅电极，开口部到达n型漂移层，栅电极的端部以从平面上来看不具有从p型层超出的部分的方式设置。

公开(公告)号：CN101192520B

公开(公告)日：2011-03-23

申请号：CN200710194088.5

申请日：2007-11-30

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  樱田隆 ,  木山诚 ,  善积祐介

IPC: H01L21/20 ,  C30B25/02

CPC classification number: H01L29/2003 ,  C30B25/02 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02516 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02658

Abstract: 提供一种半导体器件制造方法，从而以高成品率制造具有优异特性的半导体器件。该半导体器件制造方法包括：制备GaN衬底(10)的步骤，该GaN衬底具有反向域(10t)聚集面积(Stcm2)与GaN衬底(10)的主面(10m)的总面积(Scm2)的比率St/S，该比率不大于0.5，在沿着作为GaN衬底(10)主面(10m)的(0001)Ga面的反向域(10t)的密度为Dcm-2，其中在[0001]方向上的极性相关于矩阵(10s)反向的情况下的所述反向域的表面面积为1μm2或更大；以及在GaN衬底(10)的主面10m上生长至少单层半导体层(20)以形成半导体器件(40)的步骤，其中半导体器件(40)的主面40m的面积Sc和反向域(10t)的密度D的乘积Sc×D小于2.3。

公开(公告)号：CN101569014B

公开(公告)日：2011-01-12

申请号：CN200880001214.3

申请日：2008-08-22

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  宫崎富仁 ,  木山诚

IPC: H01L29/47 ,  H01L29/41 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/66212

Abstract: 一种肖特基势垒二极管(1)，包括：GaN自支撑衬底(2)，其具有表面(2a)；GaN外延层(3)，其形成在表面(2a)上；以及绝缘层(4)，其形成在GaN外延层(3)的表面(3a)上，并且在其上形成开口。肖特基势垒二极管(1)还提供有电极(5)。电极(5)由肖特基电极和场板电极构成，所述肖特基电极被形成在开口内，以使其与GaN外延层(3)接触，所述场板电极连接到肖特基电极并且被形成为与绝缘层(4)重叠。GaN自支撑衬底(2)的位错密度是1×108cm-2或更少。

公开(公告)号：CN101882571A

公开(公告)日：2010-11-10

申请号：CN201010171268.3

申请日：2005-05-13

Applicant: 住友电气工业株式会社

Inventor： 中畑成二 ,  中幡英章 ,  上松康二 ,  木山诚 ,  永井阳一 ,  中村孝夫

IPC: H01L21/20 ,  H01L33/20 ,  H01L33/32

CPC classification number: H01L33/007 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02645 ,  H01L33/0075 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供其尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及发光设备。制造III族氮化物半导体晶体的方法包括在开始衬底上生长至少一个III族氮化物半导体晶体的步骤、在III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤、以及从所述开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层所构成的III族氮化物半导体晶体的步骤，并且其特征在于所述III族氮化物半导体晶体的厚度是10μm或以上但是600μm或以下，以及宽度是0.2mm或以上但是50mm或以下。

公开(公告)号：CN1957447B

公开(公告)日：2010-11-03

申请号：CN200580016035.3

申请日：2005-05-13

Applicant: 住友电气工业株式会社

Inventor： 中畑成二 ,  中幡英章 ,  上松康二 ,  木山诚 ,  永井阳一 ,  中村孝夫

IPC: H01L21/205 ,  C23C16/34 ,  H01L33/00

CPC classification number: H01L33/007 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02645 ,  H01L33/0075 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供其尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及发光设备。制造III族氮化物半导体晶体的方法包括在开始衬底上生长至少一个III族氮化物半导体晶体的步骤、在III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤、以及从所述开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层所构成的III族氮化物半导体晶体的步骤，并且其特征在于所述III族氮化物半导体晶体的厚度是10μm或以上但是600μm或以下，以及宽度是0.2mm或以上但是50mm或以下。

公开(公告)号：CN1332432C

公开(公告)日：2007-08-15

申请号：CN03110439.8

申请日：2003-04-15

Applicant: 住友电气工业株式会社

Inventor： 山下正史 ,  坪仓光隆 ,  木山诚

IPC: H01L21/66 ,  H01L21/28

CPC classification number: H01L22/14

Abstract: 确定背栅特性的方法和装置用以减少制作背栅特性有缺陷的半导体电路元件。最初，得出第一C-V曲线(30)表示加于晶片(20)正面的电压与电容值之间的关系，其中所述晶片(20)用作半导体电路元件的衬底。继而，通过将电压加于晶片(20)背面得出第二C-V曲线(32)。根据从所述第一C-V曲线(30)和第二C-V曲线(32)得出的电压漂移量(34)，对晶片(20)确定半导体电路元件的背栅特性。

公开(公告)号：CN1993834A

公开(公告)日：2007-07-04

申请号：CN200680000560.0

申请日：2006-01-20

Applicant: 住友电气工业株式会社

Inventor： 三浦广平 ,  木山诚 ,  樱田隆

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/475

Abstract: 提供一种III族氮化物半导体器件，该半导体器件具有可以提高击穿电压的结构。肖特基二极管(11)由III族氮化物支撑衬底(13)、氮化镓区(15)以及肖特基电极(17)构成。III族氮化物支撑衬底(13)具有导电性。肖特基电极(17)在氮化镓区(15)上形成肖特基结。氮化镓区(15)被制造在III族氮化物支撑衬底(13)的主面(13a)上。氮化镓区(15)具有100秒以下的(1012)－面XRD半峰全宽。

公开(公告)号：CN1977367A

公开(公告)日：2007-06-06

申请号：CN200680000432.6

申请日：2006-03-03

Applicant: 住友电气工业株式会社

Inventor： 田边达也 ,  木山诚 ,  三浦广平 ,  樱田隆

IPC: H01L21/338 ,  H01L29/778 ,  H01L21/205 ,  H01L29/812

Abstract: 提供一种Ⅲ族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管1中，支撑衬底3由AlN、AlGaN或GaN构成。AlyGa1－yN外延层5具有0.25mm或以下的表面粗糙度(RMS)，其中表面粗糙度由每一侧测量1μm的正方形面积所得到。在AlyGa1－yN支撑衬底3和AlyGa1－yN外延层5之间设置GaN外延层7。在AlyGa1－yN外延层5上设置肖特基电极9。在AlyGa1－yN外延层5上设置第一欧姆电极11。在AlyGa1－yN外延层5上设置第二欧姆电极13。第一和第二欧姆电极11和13之一构成源电极以及另一个构成漏电极。肖特基电极9构成高电子迁移率晶体管1的栅电极。

公开(公告)号：CN1957447A

公开(公告)日：2007-05-02

申请号：CN200580016035.3

申请日：2005-05-13

Applicant: 住友电气工业株式会社

Inventor： 中畑成二 ,  中幡英章 ,  上松康二 ,  木山诚 ,  永井阳一 ,  中村孝夫

IPC: H01L21/205 ,  C23C16/34 ,  H01L33/00

CPC classification number: H01L33/007 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02645 ,  H01L33/0075 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供其尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及发光设备。制造III族氮化物半导体晶体的方法包括在开始衬底上生长至少一个III族氮化物半导体晶体的步骤、在III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤、以及从所述开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层所构成的III族氮化物半导体晶体的步骤，并且其特征在于所述III族氮化物半导体晶体的厚度是10μm或以上但是600μm或以下，以及宽度是0.2mm或以上但是50mm或以下。

公开(公告)号：CN110042471A

公开(公告)日：2019-07-23

申请号：CN201910130397.9

申请日：2015-04-16

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  弘田龙 ,  中畑成二

IPC: C30B29/40 ,  C30B25/04 ,  C30B25/16 ,  C30B25/18 ,  H01L21/02 ,  H01L29/04 ,  H01L29/20 ,  H01L21/329 ,  H01L29/872

Abstract: 提供了一种氮化镓衬底。所述氮化镓衬底用C面来作为表面，所述氮化镓衬底包括第一区域和第二区域，在位于所述C面中的并且每个边均为2mm长度的正方形区域中的25℃时的显微光致发光扫描成像中，所述第一区域和所述第二区域具有不同的带端发射强度的平均值，所述第一区域的带端发射强度的平均值Ibe1a和所述第二区域的带端发射强度的平均值Ibe2a满足以下的关系表达式(I)和(II)：Ibe1a>Ibe2a...(I)以及2.1≤Ibe1a/Ibe2a≤9.4...(II)。