公开(公告)号：CN103843141A

公开(公告)日：2014-06-04

申请号：CN201180063838.X

申请日：2011-10-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  日吉透 ,  和田圭司

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068

Abstract: MOSFET（1）包括碳化硅衬底（10）、有源层（20）、栅氧化物膜（30）和栅电极（40）。有源层（20）包括当向栅电极（40）供给电压时在其中形成反型层的p型体区（22）。反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于p型体区（22）的沟道区（29）中的受主浓度Na。p型体区（22）的沟道区（29）中的受主浓度Na不小于1×1016cm-3且不大于2×1018cm-3。沟道长度（L）等于或小于0.43μm。沟道长度（L）等于或长于沟道区（29）中的耗尽层的扩展宽度d。用d=D·Na-C表示扩展宽度d。

公开(公告)号：CN103782391A

公开(公告)日：2014-05-07

申请号：CN201280043216.5

申请日：2012-09-12

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7811 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0638 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 当在平面图中观察时，终端区（TM）围绕元件区（CL）。热蚀刻碳化硅衬底（SB）的第一侧以在终端区（TM）处的碳化硅衬底（SB）中形成侧壁（ST）和底表面（BT）。侧壁（ST）具有{0-33-8}和{0-11-4}中的一种面取向。底表面（BT）具有{000-1}的面取向。在侧壁（ST）和底表面（BT）上，形成绝缘膜（8T）。第一电极（12）形成在元件区（CL）处的碳化硅衬底（SB）的第一侧上。第二电极（14）形成在碳化硅衬底（SB）的第二侧上。

公开(公告)号：CN103748688A

公开(公告)日：2014-04-23

申请号：CN201280039067.5

申请日：2012-08-31

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L21/265 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

Abstract: MOSFET（1）设置有具有形成于主表面（10A）中的沟槽的半导体衬底、栅极氧化物膜（30）、栅电极（40）以及源极互连（60）。半导体衬底（10）包括n型漂移层（12）和p型体层（13）。沟槽被以使得穿透体层（13）并到达漂移层（12）的方式形成。该沟槽包括以使得二维地看时围绕活性区的方式定位的外周边沟槽（22）。在从外周边沟槽（22）看，在与活性区相反侧的主表面（10A）上，形成其中暴露体层（13）的电位固定区（10C）。源极互连（60）被以使得当二维地看时位于活性区上的方式定位。电位固定区（10C）被电连接到源极互连（60）。

公开(公告)号：CN103718299A

公开(公告)日：2014-04-09

申请号：CN201280037160.2

申请日：2012-08-14

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/12 ,  H01L21/205 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/0475 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7397

Abstract: 通过沉积法在碳化硅层上形成掩膜层（17）。图案化掩膜层（17）。使用图案化的掩膜层（17）作为掩膜，通过蚀刻移除碳化硅层的一部分，形成具有侧壁（20）的栅沟槽（6）。在栅沟槽（6）的侧壁（20）上形成栅绝缘膜（8）。在该栅绝缘膜上形成栅电极。碳化硅层具有六方和立方晶体类型中的一种，并且在碳化硅层为六方晶型的情况下栅沟槽的侧壁基本包括{0-33-8}面和{01-1-4}面中的一个，并且在碳化硅层为立方晶型的情况下栅沟槽的侧壁基本包括{100}面。

公开(公告)号：CN103503146A

公开(公告)日：2014-01-08

申请号：CN201280021088.4

申请日：2012-02-07

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  穗永美纱子 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 一种MOSFET设置有：碳化硅衬底（11）；漂移层（12），其具有相对于{0001}面具有50°或更大且65°或更小的偏离角的主面（12A），并且该漂移层（12）由碳化硅制成；以及栅极氧化物膜（21），其形成在漂移层（12）的主面（12A）上并与该主面接触。漂移层（12）包括形成为包括接触栅极氧化物膜（21）的区域（14A）的p型体区（14）。p型体区（14）的杂质密度为5×1016cm-3或更大。在位于p型体区（14）和碳化硅衬底（11）之间的漂移层（12）中的区域中，通过彼此对准来形成具有p导电类型的多个p型区（13），所述p型区在垂直于漂移层（12）的厚度方向的方向上彼此隔开。

公开(公告)号：CN102934210A

公开(公告)日：2013-02-13

申请号：CN201180004586.3

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 伊藤里美 ,  盐见弘 ,  并川靖生 ,  和田圭司 ,  岛津充 ,  日吉透

IPC: H01L21/336 ,  H01L21/316 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02057 ,  H01L21/02236 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 公开了一种制造具有提高的性能的SiC半导体器件的方法。公开的制造SiC半导体器件的方法涉及下述步骤。制备SiC半导体，其具有第一表面，该第一表面的至少一部分被注入有杂质（S1-S3）。通过清洗SiC半导体的第一表面，形成第二表面（S4）。在第二表面上，形成含Si膜（S5）。通过氧化含Si膜，形成构成SiC半导体器件的氧化物膜（S6）。

公开(公告)号：CN102859698A

公开(公告)日：2013-01-02

申请号：CN201280001188.0

申请日：2012-01-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  穗永美纱子 ,  日吉透

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068

Abstract: 一种IGBT，包括：设置在碳化硅半导体层（3）中的沟槽（16），设置在碳化硅半导体层（3）中的第一导电类型的体区（4）；和至少覆盖沟槽（16）的侧壁表面（16a）的绝缘膜（91），沟槽（16）的侧壁表面（16a）是相对于{0001}面具有50°或更大65°或更小的偏离角的表面，沟槽（16）的侧壁表面（16a）包括体区（4）的表面，绝缘膜（91）与至少沟槽（16）的侧壁表面（16a）上的体区（4）的表面接触，并且体区（4）中的第一导电类型杂质浓度为5×1016cm-3或更大。

公开(公告)号：CN109952656B

公开(公告)日：2021-11-05

申请号：CN201780069327.6

申请日：2017-10-03

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 有源区设置有由侧表面和底表面限定的至少一个栅沟槽。终端区包括围绕有源区的第二杂质区。侧表面具有面对第二杂质区的内端表面的第一外端表面。底表面具有第一底部部分和第二底部部分，第一底部部分与第一外端表面连续，第二底部部分与第一底部部分连续并且位于相对于所述第一底部部分位于与所述内端表面相反的一侧。碳化硅衬底具有第一区和第二区，第一区和第二区位于至少一个栅沟槽和第二主表面之间，并且彼此间隔开，漂移区被夹在其间。在平行于第一外端表面的方向上，位于第一底部部分和第二主表面之间的第一区和第二区之间的间隔小于位于第二底部部分和第二主表面之间的第一区和第二区之间的间隔。

公开(公告)号：CN112368809A

公开(公告)日：2021-02-12

申请号：CN201380055165.2

申请日：2013-10-08

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  斋藤雄

IPC: H01L21/336 ,  H01L21/316 ,  H01L21/768 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 碳化硅衬底(10)包括：第一杂质区(17)；阱区(13)，其接触第一杂质区(17)；以及第二杂质区(14)，其通过阱区(13)与第一杂质区(17)分离。第一主表面(10a)包括接触沟道区(CH)的第一区(10d)，和不同于第一区(10d)的第二区(10f)。含硅材料(22a)被形成在第二区(10f)上。第一二氧化硅区(15b)被形成在第一区(10d)上。氧化含硅材料(22a)以形成第二二氧化硅区(15c)。形成栅极道(2)，栅极道(2)被电气地连接到栅电极(27)并且在面对第二二氧化硅区(15c)的位置。通过该构造，能够提供能够实现改进的在栅极道和衬底之间的绝缘性能，同时抑制衬底的表面粗糙的碳化硅半导体器件和其制造方法。

公开(公告)号：CN106796886B

公开(公告)日：2020-05-01

申请号：CN201580046055.9

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透 ,  堀井拓 ,  内田光亮

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。