-
公开(公告)号：CN110377453B
公开(公告)日：2024-07-09
申请号：CN201910067433.1
申请日：2019-01-24
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 公开了一种半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；纠错码(ECC)引擎，被配置为检测和/或校正读取数据中的至少一个错误位，并被配置为生成指示所述至少一个错误位是否被检测到和/或被校正的解码状态标志，其中，读取数据从存储器单元阵列读取；通道接口电路，被配置为从ECC引擎接收读取数据和解码状态标志，并被配置为将读取数据和解码状态标志发送至存储器控制器，其中，通道接口电路被配置为通过引脚将解码状态标志发送至存储器控制器；控制逻辑电路，被配置为响应于来自存储器控制器的地址和命令，控制ECC引擎和通道接口电路。
-
公开(公告)号：CN111092620B
公开(公告)日：2024-01-12
申请号：CN201910481581.8
申请日：2019-06-04
Applicant: 三星电子株式会社
IPC: H03M13/37
Abstract: 公开了一种半导体存储器装置、控制器和存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；以及纠错码(ECC)解码器，被配置为：接收从存储器单元阵列的选择的存储器单元输出的第一数据和奇偶校验数据。当半导体存储器装置的读取操作被执行时，ECC解码器基于第一数据和奇偶校验数据生成校验子，通过所述校验子生成第二数据和指示第一数据的错误的类型的解码状态标志(DSF)，并将第二数据和DSF输出至半导体存储器装置的外部的外部装置。
-
公开(公告)号：CN117316225A
公开(公告)日：2023-12-29
申请号：CN202310455059.9
申请日：2023-04-25
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/4091 , G11C11/4093
Abstract: 本公开提供了一种存储器件及其刷新方法。所述存储器件可以包括：计数器，所述计数器分别对应于行并且每个计数器被配置为对相应行的访问次数进行计数；刷新控制电路；队列；以及第一标志，所述第一标志分别对应于所述行。所述刷新控制电路可以每个刷新时段改变在刷新时段内设置的第二标志，并且基于以下项来确定是否将传入行地址放入所述队列：所述计数器当中的与由所述传入行地址指示的目标行相对应的计数器的计数值，所述第一标志当中的与所述目标行相对应的第一标志的第一标志值，以及在当前刷新时段内设置的所述第二标志的第二标志值。
-
公开(公告)号：CN109818626B
公开(公告)日：2023-08-29
申请号：CN201811397209.0
申请日：2018-11-22
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 本公开提供了解码低密度奇偶校验码的方法、解码器及存储器系统。一种解码低密度奇偶校验(LDPC)码的方法，包括：将LDPC码的奇偶校验矩阵划分为多个子块。该方法还包括：对于多次解码迭代中的每一个，在解码调度中执行多个子块中的多个目标子块中的每个目标子块的节点操作，所述多个目标子块对应于多次解码迭代中的当前解码迭代，基于每个目标子块的节点操作的结果来估计每个目标子块的可靠性，并基于每个目标子块的可靠性来调整解码调度。
-
公开(公告)号：CN116107798A
公开(公告)日：2023-05-12
申请号：CN202211393645.7
申请日：2022-11-08
Applicant: 三星电子株式会社
Abstract: 一种存储器控制器包括纠错码(ECC)引擎和错误管理电路。ECC引擎被配置为：在读取操作期间，对所读取的码字集执行ECC解码，以生成与在所读取的码字集中所包括的用户数据集中的可纠正错误相关联的第一校验子和第二校验子；基于第一校验子和第二校验子来纠正可纠正错误；以及将第二校验子提供给错误管理电路。错误管理电路被配置为：累积与多个可纠正错误相关联的并且通过多个读取操作获得的第二校验子作为多个第二校验子，存储多个第二校验子，将多个第二校验子与错误模式集进行比较，以及基于比较来预测不可纠正错误的发生。
-
Patent Agency Ranking
公开(公告)号：CN115994049A
公开(公告)日：2023-04-21
申请号：CN202210773795.4
申请日：2022-07-01
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 一种半导体存储器装置包括存储器单元阵列、管芯上错误校正码(ECC)引擎和控制逻辑电路。管芯上ECC引擎基于ECC在写入操作中：对主数据执行ECC编码以生成第一奇偶校验数据；基于中毒模式信号用中毒标志选择性地替换所述第一奇偶校验数据的一部分以生成第二奇偶校验数据；将所述主数据提供给所述存储器单元阵列的目标页中的正常单元区域；并且将所述第一奇偶校验数据提供给所述目标页中的奇偶校验单元区域或将所述中毒标志和所述第二奇偶校验数据提供给所述奇偶校验单元区域。所述控制逻辑电路基于来自存储器控制器的命令和地址控制所述管芯上ECC引擎并且生成所述中毒模式信号。
-
公开(公告)号：CN114974336A
公开(公告)日：2022-08-30
申请号：CN202210135159.9
申请日：2022-02-14
Applicant: 三星电子株式会社
Abstract: 一种存储器设备，包括：存储器单元阵列，连接到多条字线和多条位线；行解码器，被配置为响应于行地址从多条字线中选择字线；列解码器，被配置为响应于列地址从多条位线中选择对应的位线；感测放大电路，具有连接到选择的对应的位线的多个放大器；行锤击检测器，被配置为当对与行地址相对应的行的访问次数为预定值的倍数时，生成刷新行地址；以及，刷新控制器，被配置对与刷新行地址相对应的行执行刷新操作。与刷新行地址相对应的行被设置为和与行地址相对应的行相邻。
-
公开(公告)号：CN114627957A
公开(公告)日：2022-06-14
申请号：CN202111211055.3
申请日：2021-10-18
Applicant: 三星电子株式会社
Abstract: 公开存储器装置和包括该存储器装置的存储器系统。所述存储器装置包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：接收读取地址、第一错误发生信号和故障行地址，并且生成解码状态标志或故障行标志，解码状态标志指示错误是否被检测到以及错误是否被纠正，故障行标志指示包括在读取地址中的读取行地址为故障行地址。
-
公开(公告)号：CN107634764B
公开(公告)日：2022-05-13
申请号：CN201710590347.X
申请日：2017-07-19
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 本申请提供一种解码器和包括该解码器的存储控制器。该解码器包括：通道映射器，其配置为基于硬判决信息和软判决信息生成多个通道接收值；强错误检测器，其配置为使用多个校验节点消息和通道接收值确定强错误是否发生，并且根据确定结果校正通道接收值以产生经校正的通道接收值；变量节点单元，其配置为使用校验节点消息和经校正的通道接收值产生多个变量节点消息；以及校验节点单元，其配置为使用变量节点消息产生校验节点消息。变量节点单元包括多个变量节点，并且校验节点单元包括多个校验节点。
-
公开(公告)号：CN114443345A
公开(公告)日：2022-05-06
申请号：CN202110892968.X
申请日：2021-08-04
Applicant: 三星电子株式会社
IPC: G06F11/10 , G11C29/42 , G11C11/4078
Abstract: 一种半导体存储器件包括存储单元阵列、纠错码(ECC)引擎电路、行故障检测器电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述控制逻辑电路控制所述ECC引擎电路以对每个所述存储单元行执行多次错误检测操作。所述控制逻辑电路控制所述行故障检测器电路使其通过累积多个缺陷存储单元行中的各个缺陷存储单元行的错误参数，来存储与在其中的每一者中检测到至少一个错误的多个码字中的每个码字相关联的所述错误参数。所述行故障检测器电路基于所述错误参数的改变次数，判定在所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.047 seconds)
