一种能量缓冲型碰撞式压电能量收集装置

    公开(公告)号:CN110572077A

    公开(公告)日:2019-12-13

    申请号:CN201910824435.0

    申请日:2019-09-02

    Abstract: 本发明提出了一种能量缓冲型碰撞式压电能量收集装置,用于解决现有压电式振动能量收集装置有效工作时间短、能量收集效率较低的问题,包括底座、长方形杠杆、安装板、杠杆固定轴、T型连接件、杠杆连接件、杠杆质量块、冲击杆、矩形悬臂梁、压电片和压缩弹簧;安装板固定在底座上,杠杆固定轴和T型连接件固定在两安装板间,长方形杠杆通过杠杆连接件与杠杆固定轴固定,其上设置有冲击杆和杠杆质量块,矩形悬臂梁安装在T型连接件上,其上粘贴压电片,压缩弹簧与杠杆和T型连接件连接。本发明中长方形杠杆可在较宽频率范围环境振动作用下摆动,压缩弹簧作为能量缓冲装置缓存富余能量,环境振动消失后继续驱动装置工作,提高环境振动能量收集效率。

    基于扩序列的NAND Flash坏块重复利用的方法及装置

    公开(公告)号:CN106527997B

    公开(公告)日:2019-07-16

    申请号:CN201611060525.X

    申请日:2016-11-25

    Abstract: 本发明提出了一种基于扩序列的NAND闪存坏块重复利用方法及装置,用于解决现有坏块处理方法中存在的坏块利用率低和适应性差的技术问题。处理方法为:获取原始测试数据;设置初始扩序列码长度L和判决门限P;对原始测试数据做扩序列;将扩序列后的数据写入坏块;从坏块中读出数据;对读出数据进行解扩;对解扩后数据进行恢复;检测恢复数据和原始测试数据是否一致;若一致则实现了坏块重复利用;若不一致则将与L和P对应的n改为n+1,重复上述步骤;处理装置包括:数据获取模块、扩序列模块、数据写入模块、数据读出模块、解扩模块、数据恢复模块和数据检测模块。本发明的坏块利用率高,闪存的写入数据量大,使用寿命长。

    一种基于FPGA的低功耗多通道非均匀性图像校正方法及系统

    公开(公告)号:CN109872286A

    公开(公告)日:2019-06-11

    申请号:CN201910059817.9

    申请日:2019-01-22

    Abstract: 本发明涉及一种基于FPGA的低功耗多通道非均匀性图像校正方法及系统,该校正方法包括以下步骤:分别获取第一图像数据、第二图像数据以及第三图像数据;根据所述第一图像数据计算得到第一均值、第二均值,根据所述第二图像数据计算得到第三均值;根据所述第一均值和所述第二均值计算得到偏置校正因子;根据所述第一均值和所述第三均值计算得到增益校正因子;根据所述偏置校正因子和所述增益校正因子对所述第三图像数据进行校正。本发明通过这种校正方法可有效的实现图像数据的非均匀性校正,计算精度高并且可以适应较大的光照强度变化。

    一种电场能量收集装置
    44.
    发明授权

    公开(公告)号:CN106921310B

    公开(公告)日:2019-03-08

    申请号:CN201710299691.3

    申请日:2017-05-02

    Abstract: 本发明提出了一种电场能量收集装置,用于解决现有电场能量收集装置存在的能量收集效率低的技术问题,包括固定座、设置在固定座上的夹具、悬臂梁和质量块,其中悬臂梁包括固定在夹具上的弹性基板以及靠近弹性基板固定端板面一侧或两侧上依次粘贴的驱动层、压电层和电极层,该能量收集装置的驱动层在外界静电场作用下产生偏置,驱动弹性基板和压电层产生振动,压电层将驱动层驱动下产生的机械振动能转换为电能,电极层将压电层产生的电能输出至外电路;质量块,固定在弹性基板的自由端,用于调节悬臂梁的谐振频率,使其发生谐振,以产生最大的输出电压。本发明有效的提高了电场能量的收集效率。

    基于CNN和LSTM的DQPSK调制信号解调方法

    公开(公告)号:CN109379318A

    公开(公告)日:2019-02-22

    申请号:CN201811367884.9

    申请日:2018-11-16

    CPC classification number: H04L27/22 H04L27/2338

    Abstract: 本发明提出了一种基于CNN和LSTM的DQPSK调制信号解调方法,解决现有DQPSK信号解调方法中调误码率高的技术问题。实现步骤为:获取DQPSK调制信号的采样序列和标记序列;构造CNN并对其进行训练;构造LSTM并对其进行训练;获取训练后的CNN的输出序列;确定采样序列中DQPSK调制信号的每个码元周期对应的采样数据;获取待解调的DQPSK调制信号的解调结果。本发明通过CNN判断DQPSK调制信号码元的边界,能够应对多普勒频移以及采样时钟误差等问题,并使用LSTM直接完成DQPSK调制信号的解调数据的获取,解决了调制信号码元边界不确定带来的解调误码率高的问题。

    基于参数处理模块和锁相环级联的数字时间转换系统

    公开(公告)号:CN106385253B

    公开(公告)日:2018-11-30

    申请号:CN201610808913.5

    申请日:2016-09-08

    Abstract: 本发明提出了一种基于参数处理模块和锁相环级联的数字时间转换系统,用于解决现有数字时间转换系统存在的适用范围窄的技术问题,包括参数处理模块(1)、时基产生模块(2)、使能控制模块(3)和数字时间转换模块(4);参数处理模块(1)从输入设置参数中提取四个控制参数并输出,时基产生模块(2)内部设置有两个锁相环级联结构,产生受输入设置参数调整且具有固定频差的两个时基信号,使能控制模块(3)根据两个时基信号产生并输出使能信号,时间转换模块(4)根据计数控制字在使能信号控制下利用两个时基信号产生时间间隔信号。本发明的输出时间间隔分辨率可调整,且资源利用率高,可用于时频测量等领域。

    一种压电式多向振动能量收集装置

    公开(公告)号:CN106899234B

    公开(公告)日:2018-11-16

    申请号:CN201710299690.9

    申请日:2017-05-02

    Abstract: 本发明提出了一种压电式多向振动能量收集装置,用于解决现有压电式能量收集装置存在的收集方向单一和频带宽度窄的技术问题,包括固定座、设置在固定座上的支架、内梁、外梁、弹性元件、支撑杆、环形元件、第一磁性块和第二磁性块;内梁包括第一弹性基板、粘贴在第一弹性基板固定端的第一压电片和粘贴在第一压电片上的第一电极;外梁包括第二弹性基板、粘贴在第二弹性基板固定端的第二压电片和粘贴在第二压电片上的第二电极;第二弹性基板固定在支架上,第一弹性基板、弹性元件和支撑杆位于第二弹性基板的缺口内,且第一弹性基板与第二弹性基板垂直;第一弹性基板的固定端与弹性元件的自由端固定,并通过环形元件悬挂在支撑杆的自由端。

    基于CAN总线的多色柔版辊印刷机的自动调压系统

    公开(公告)号:CN106476414B

    公开(公告)日:2018-07-17

    申请号:CN201610812029.9

    申请日:2016-09-08

    Abstract: 本发明提出了一种基于CAN总线的多色柔版辊印刷机的自动调压系统,用于解决现有多色柔版辊印刷机中存在的调压实时性的技术问题,包括人机界面、控制器和与其连接的多色调压机构,控制器采用FPGA;多色调压机构包含多个单色调压机构和一个或多个压印辊,每个单色调压机构包括四个伺服电机驱动器、四个伺服电机、版辊和墨辊;人机界面与多个控制器通过CAN总线连接,人机界面通过CAN总线传递信息到各控制器,各控制器控制对应的多色调压机构的不同的伺服电机驱动器,伺服电机驱动器控制伺服电机驱动版辊和墨辊的移动,实现了对版辊和墨辊位移的闭环控制,进而实现了对着墨压力和印刷压力的调节。本发明可用于多色柔版辊印刷机领域。

    基于驱动梁阵列的石英谐振式直流电压传感器芯片

    公开(公告)号:CN105301344B

    公开(公告)日:2018-04-13

    申请号:CN201510617154.X

    申请日:2015-09-24

    Abstract: 基于驱动梁阵列的石英谐振式直流电压传感器芯片,包括传感器本体,传感器本体中部开设有矩形通槽;设置于矩形通槽内的2组驱动梁阵列,驱动梁阵列包括多根驱动梁及连接驱动梁的连接部,连接部相对的端部设置有音叉基座;设置于音叉基座上的音叉,音叉包括一对安装部和连接安装部的振梁,安装部与音叉基座相连;设置于传感器本体上的一对输入电极,每一输入电极包括电极焊盘及连接电极焊盘的金属引线,电极焊盘与驱动梁的固定端相连;设置于传感器本体下方的底座,底座上设置有大小与矩形通槽相适应的凹槽。本发明利用电热膨胀效应和逆压电效应,以驱动梁阵列膨胀产生的位移改变石英音叉的谐振频率,具有准数字信号输出、体积小、易于集成的特点。

    基于FPGA的多层协议数据包封装装置及方法

    公开(公告)号:CN106941488A

    公开(公告)日:2017-07-11

    申请号:CN201710138744.3

    申请日:2017-03-09

    Abstract: 本发明提出了一种基于FPGA的多层协议数据包封装装置及方法,用于解决现有采用处理器或嵌入式微处理器在封装高速多层协议数据包时存在的缓存需求量大和处理能力低的技术问题;封装装置包括缓存模块、校验模块和数据包封装模块,且该三个模块的逻辑功能通过FPGA实现;封装方法为:将用户数据输入到缓存模块中并缓存;将用户数据输入到校验模块进行校验计算,得到用户数据校验和;用户选用需要工作的封装状态机,所选封装状态机间进行两次信息交互;各工作的封装状态机间依次传递封装完成信号并进入各自的初始等待状态。本发明的缓存需求量小,对高速多层协议数据包的处理能力强。

Patent Agency Ranking