-
公开(公告)号：CN108431771A
公开(公告)日：2018-08-21
申请号：CN201680075267.4
申请日：2016-11-23
Applicant: 英特尔公司
Inventor： C·S·安德森 , M·A·科尔内亚-哈瑟甘 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔 , N·阿斯塔菲耶夫 , M·J·查尼 , M·B·吉尔卡尔 , A·格雷德斯廷 , S·卢巴诺维奇 , Z·斯波伯
CPC classification number: G06F7/4876 , G06F7/485 , G06F7/49915
Abstract: 一种示例处理器包括寄存器和融合乘加(FMA)低功能单元。所述寄存器存储第一、第二和第三浮点(FP)值。所述FMA低功能单元接收用于执行FMA低运算的请求：将所述第一FP值与所述第二FP值相乘以便获得第一乘积值；将所述第一乘积与所述第三FP值相加以便生成第一结果值；舍入所述第一结果以便生成第一FMA值；将所述第一FP值与所述第二FP值相乘以便获得第二乘积值；将所述第二乘积值与所述第三FP值相加以便生成第二结果值；并且从所述第二结果值中减去所述FMA值以便获得第三结果值，所述第三结果值然后能够被归一化并舍入(FMA低结果)并且向应用发送所述FMA低结果。
-
公开(公告)号：CN104350492B
公开(公告)日：2018-07-17
申请号：CN201380028466.6
申请日：2013-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/3001 , G06F7/52 , G06F9/30018 , G06F9/30036
Abstract: 描述了一种装置，该装置具有指令执行流水线，指令执行流水线具有用于支持向量相乘相加指令的向量功能单元。该向量相乘相加指令将两个向量的相应K位元素相乘并且在X位累加器中将它们相应的乘积中的每一个的一部分与另一个相应的输入操作数累加，其中X大于K。
-
公开(公告)号：CN108241504A
公开(公告)日：2018-07-03
申请号：CN201810027466.9
申请日：2011-12-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , B·L·托尔 , M·J·查尼 , Z·斯波伯 , A·格雷德斯廷
IPC: G06F9/30
CPC classification number: G06F9/30149 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/3013 , G06F9/30145
Abstract: 本申请公开了经改进的提取指令的装置和方法。描述了一种装置，该装置包含指令执行逻辑电路，该指令执行逻辑电路用于执行第一、第二、第三和第四指令。第一指令和第二指令二者从相应的第一和第二输入向量的多个第一不重叠部分中的一个部分中选择第一组输入向量元素。第一组具有第一位宽。多个第一不重叠部分中的每个部分具有与第一组相同的位宽。第三指令和第四指令两者从相应的第三和第四输入向量的多个第二不重叠部分中的一个部分中选择第二组输入向量元素。第二组具有比所述第一位宽大的第二位宽。多个第二不重叠部分中的每个部分具有与第二组相同的位宽。该装置包括掩码层电路，该掩码层电路用于在第一粒度下对第一和第三指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第一和第三指令的相应结果。该掩码层电路还用于在第二粒度下对第二和第四指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第二和第四指令的相应结果。
-
公开(公告)号：CN104011652B
公开(公告)日：2017-10-27
申请号：CN201180075974.0
申请日：2011-12-30
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , S·赛尔 , B·L·托尔 , Z·斯波伯 , A·格雷德斯廷 , A·鲁本斯坦
CPC classification number: G06F9/30032 , G06F9/30036
Abstract: 一方面，方法包括接收经掩码的打包旋转指令。指令指示包括多个打包数据元素的第一源打包数据、具有多个掩码元素的打包数据操作掩码、至少一个旋转量和目的地存储位置。响应于指令，将结果打包数据存储在目的地存储位置。结果打包数据包括结果数据元素，每个结果数据元素对应于掩码元素中处于相应的相关位置中的不同的一个。未被相应掩码元素掩码掉的结果数据元素包括第一源打包数据的数据元素中处于相应位置中的已经被旋转的一个数据元素。被相应掩码元素掩码掉的结果数据元素包括被掩码掉的值。公开了其它方法、装置、系统和指令。
-
公开(公告)号：CN104011671B
公开(公告)日：2017-09-22
申请号：CN201180075863.X
申请日：2011-12-22
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , M·哈高格 , J·考博尔圣阿德里安 , B·L·托尔 , M·J·查尼 , T·尤里尔 , Z·斯波伯 , A·格雷德斯廷
IPC: G06F9/30
CPC classification number: G06F9/30196 , G06F9/30032 , G06F9/30036 , G06F9/30145 , G06F9/3867
Abstract: 描述了用于使用掩码置换数据元素的装置和方法。例如，根据一个实施例的方法包括以下操作：从掩码数据结构读取值以确定是否针对目的地操作数的每个数据元素实现掩码；如果针对特定数据元素不实现掩码，则基于存储在目的地操作数中的索引值从第一源操作数和第二源操作数选择要拷贝到目的地操作数内的数据元素位置的数据元素，其中来自第一源操作数和第二源操作数中任一者的数据元素中的任一个可被拷贝到目的地操作数内的数据元素位置中的任一个；并且如果针对所述目的地操作数的特定数据元素实现掩码，则相对于此特定数据元素执行指定掩码操作。
-
Patent Agency Ranking
公开(公告)号：CN104915181A
公开(公告)日：2015-09-16
申请号：CN201510080157.4
申请日：2015-02-13
Applicant: 英特尔公司
CPC classification number: G06F11/079 , G06F11/0721 , G06F11/073
Abstract: 在一些公开的实施例中，指令执行逻辑提供条件存储器错误帮助抑制。处理器的一些实施例包括解码级，用于解码一个或多个指令，所述指令指定:存储器操作集合、一个或多个寄存器以及一个或多个存储器地址。一个或多个执行单元响应于一个或多个经解码的指令生成用于存储器操作集合的所述一个或多个存储器地址。指令执行逻辑记录一个或多个错误抑制位以指示是否对存储器操作集合的一个或多个部分进行掩码。当存储器操作集合中的错误的一个对应于存储器操作集合中被所述一个或多个错误抑制位指示为被掩码的部分时，抑制错误生成逻辑考虑对应于存储器操作集合中的所述错误的一个的存储器错误。
-
公开(公告)号：CN104081340A
公开(公告)日：2014-10-01
申请号：CN201180075771.1
申请日：2011-12-23
Applicant: 英特尔公司
Abstract: 本发明描述了用于使用掩码从源操作数向目的地操作数下转换的装置和方法。例如，根据一个实施例的方法包括以下操作：读取要从第一值下转换成经下转换的值并存储在目的地位置的源操作数值；读取存储在掩码寄存器中的每个掩码寄存器位，掩码寄存器位指示是否对源操作数值执行掩码操作或转换操作；如果掩码寄存器位指示要执行掩码操作，则执行所指定的掩码操作并将掩码操作的结果存储在目的地位置；以及，如果掩码寄存器位指示不要执行掩码操作，则下转换源操作数值并将经下转换的值存储在所指定的目的地位置。
-
公开(公告)号：CN104011652A
公开(公告)日：2014-08-27
申请号：CN201180075974.0
申请日：2011-12-30
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , S·赛尔 , B·L·托尔 , Z·斯波伯 , A·格雷德斯廷 , A·鲁本斯坦
CPC classification number: G06F9/30032 , G06F9/30036
Abstract: 一方面，方法包括接收经掩码的打包旋转指令。指令指示包括多个打包数据元素的第一源打包数据、具有多个掩码元素的打包数据操作掩码、至少一个旋转量和目的地存储位置。响应于指令，将结果打包数据存储在目的地存储位置。结果打包数据包括结果数据元素，每个结果数据元素对应于掩码元素中处于相应的相关位置中的不同的一个。未被相应掩码元素掩码掉的结果数据元素包括第一源打包数据的数据元素中处于相应位置中的已经被旋转的一个数据元素。被相应掩码元素掩码掉的结果数据元素包括被掩码掉的值。公开了其它方法、装置、系统和指令。
-
公开(公告)号：CN104011646A
公开(公告)日：2014-08-27
申请号：CN201180075787.2
申请日：2011-12-22
Applicant: 英特尔公司
Inventor： S·阿布拉罕 , E·乌尔德-阿迈德瓦尔 , R·凡伦天 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F17/10 , G06F9/30032 , G06F9/30036 , G06F9/30163 , G06F9/30167
Abstract: 一个方面的方法包括接收指示目的地存储位置的指令。响应于该指令，将结果存储在该目的地存储位置中。该结果包括按照数值顺序的至少四个连续非负整数的序列。在一个方面中，该指令指令未指示在架构可见存储位置中的具有多个打包数据元素的源打包数据操作数。公开了其他方法、装置、系统和指令。
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.026 seconds)
