-
公开(公告)号：CN118610274A
公开(公告)日：2024-09-06
申请号：CN202410872165.1
申请日：2024-07-01
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种厚绝缘层pin结终端氧化镓肖特基势垒二极管及制备方法，解决了目前pin结终端氧化镓肖特基势垒二极管离子注入形成的绝缘区较浅的问题。本发明自下而上包括：阴极、n‑Ga2O3衬底、圆台结构的n‑Ga2O3外延层、外延层内的上部设有i‑Ga2O3、i‑Ga2O3的上表面设有p‑NiO、阳极设置于外延层圆台上表面并覆盖p‑NiO的部分上表面；在外延层台阶处进行离子注入形成与台阶厚度一样的i‑Ga2O3，将p‑NiO与n‑Ga2O3隔开，实现厚绝缘层pin结终端。制备方法有：清洗外延片、台面刻蚀、离子注入、制备阴极、淀积p‑NiO、制备阳极。本发明仅在离子注入前增加台面刻蚀就实现了厚绝缘层pin结，整体实现高耐压、低漏电的氧化镓肖特基势垒二极管,可用于如电网、高铁等大功率、高压领域。
-
公开(公告)号：CN116469920A
公开(公告)日：2023-07-21
申请号：CN202310162534.3
申请日：2023-02-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/267 , H01L29/417 , H01L29/861 , H01L21/34
Abstract: 本发明公开了一种金刚石氧化镓异质结二极管及其制备方法，属于半导体技术领域。所述二极管包括金刚石衬底、绝缘层、第一阴极金属层、氧化镓薄膜、阳极金属层以及第二阴极金属层。第一阴极金属层设置于绝缘层和氧化镓薄膜之间，因此在所述二极管制作过程中，氧化镓薄膜转移到金刚石衬底的步骤能够在其它工艺结束后进行，其接触质量不会因受其他工艺步骤影响而降低；氧化镓薄膜与金刚石衬底可以形成异质PN结并解决氧化镓散热差的问题，同时增加二极管功率优值，降低二极管的功率损耗。
-
公开(公告)号：CN116053314A
公开(公告)日：2023-05-02
申请号：CN202310034181.9
申请日：2023-01-10
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种二维氧化镓铁电栅增强型场效应晶体管及制备方法，属于半导体器件技术领域，解决了增强型的Ga2O3器件难以制作实现的问题。晶体管包括逐层连接的衬底层、沟道层和电极层。沟道采用机械剥离法或外延法制作Ga2O3薄膜得到，相比于其他制备方法简单易操作，在此基础上，衬底能够在大范围内选择具备良好兼容性的材料，基于电荷存储栅的结构对沟道电导的影响极小，二维铁电栅作为电荷存储栅，利用其面内、面外自发的极化效应收集沟道载流子并耗尽沟道，实现增强型的Ga2O3器件。
-
公开(公告)号：CN119967839A
公开(公告)日：2025-05-09
申请号：CN202510087224.9
申请日：2025-01-20
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提出了一种基于ScAlN的增强型高电子迁移率晶体管及制备方法，所制备的晶体管中包括AllnN渐变层、ScAlN势垒层和帽层以及GaN沟道层；制备方法包括备用衬底上沉积外延片；对键合体进行刻蚀；制备晶体管的电极并获取制备结果。本发明N极性GaN/ScAlN异质结的沟道层上所生长的宽带隙ScAlN帽层，能够诱导足够的负极化电荷在栅极下方形成电势阱，有利于消耗沟道层中2DEG的浓度以提高晶体管的阈值电压；ScAlN宽禁带材料具有更强的极化效应，有助于在异质界面处形成更高的2DEG浓度，从而提高器件的电流密度；N极性GaN材料具有更好的界面质量，可以降低Ga极性GaN材料工作时的能耗。
-
公开(公告)号：CN119943583A
公开(公告)日：2025-05-06
申请号：CN202510091252.8
申请日：2025-01-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提出了一种基于多孔GaN的耐高温微型超级电容器及其制备方法，方法的实现步骤为：将多孔GaN生长在预处理后的绝缘衬底的上表面；获取图案化集流体‑多孔GaN‑蓝宝石结构；得到微型超级电容器的主体结构；对其进行封装完成基于多孔GaN的耐高温微型超级电容器的制备。本发明通过对沉积在预处理后的绝缘衬底上GaN薄膜进行电化学刻蚀形成多孔GaN，避免了现有技术通过采用对GaN单晶晶片进行腐蚀并进行研磨，再将研磨成的浆料涂覆至集流体上的方法所获取的多孔GaN的孔洞均匀性较差的缺陷，有效提高了超级电容器的耐高温特性，同时利用光刻技术形成结构更加精细微型超级电容器。
-
Patent Agency Ranking
公开(公告)号：CN119789449A
公开(公告)日：2025-04-08
申请号：CN202411642762.1
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本申请涉及半导体器件技术领域，本申请公开了一种具有自对准栅电极的氮化镓(GaN)P沟道晶体管实现方法。该晶体管的结构从下往上依次包括衬底、成核层、缓冲层、P型GaN沟道层、P型GaN重掺杂层和N型GaN重掺杂层。在N型GaN重掺杂层的上表面刻蚀形成栅凹槽，栅凹槽的深度进入P型GaN沟道层内，并填充栅介质和栅金属，实现栅电极。栅凹槽两边的N型GaN重掺杂层和P型GaN重掺杂层形成隧穿结，源电极金属和漏电极金属分别与P型GaN沟道层通过隧穿结形成欧姆接触。通过引入隧穿结结构和栅凹槽，实现了具有自对准栅电极的氮化镓P型GaN沟道晶体管，制作的晶体管导通电阻小，电流高，并且工艺简单，成本低，与基于P‑GaN栅极的GaN HEMT功率器件外延材料结构和工艺兼容。
-
公开(公告)号：CN119730295A
公开(公告)日：2025-03-28
申请号：CN202411643328.5
申请日：2024-11-15
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及电力电子器件结构及其制造技术领域，且公开了一种抑制空穴积累的GaN基晶体管结构及其制备方法，包括自下而上依次设置的衬底层、III‑N复合缓冲层、沟道层和势垒层，势垒层表面两端设置有源电极和漏电极，在源电极和漏电极之间设置栅电极，沟道层和势垒层形成异质结，沟道层和势垒层形成的异质结界面且靠近沟道层的一侧形成二维电子气(2DEG)，作为GaN基晶体管的导电沟道，III‑N复合缓冲层中设置空穴抽取区，空穴抽取区位于栅电极附近靠近漏电极一侧，空穴抽取区能够将III‑N复合缓冲层中积累的空穴扩散到衬底中，或者通过接地的衬底抽取出去，从而抑制了关态工作时高漏极电压导致的复合缓冲层中空穴积累，提高了器件的长期稳定性和可靠性。
-
公开(公告)号：CN119521710A
公开(公告)日：2025-02-25
申请号：CN202411632365.6
申请日：2024-11-15
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明涉及一种基于p型AlGaN背势垒结构的低功耗GaN HEMT及其制备方法，HEMT包括：自下而上依次设置的衬底、成核层、缓冲层、p型AlGaN背势垒层、沟道层、插入层、顶势垒层和帽层；其中，p型AlGaN背势垒层中Al组分的含量为x，x为0～1；源极，由帽层一端的上表面延伸至顶势垒层的内部；漏极，由帽层另一端的上表面延伸至顶势垒层的内部；栅极，位于源极和漏极之间，且位于帽层的上表面。本发明采用p型AlGaN材料作为背势垒结构，能够有效降低通过缓冲层的泄漏电流，进而降低器件的功耗，在提高器件可靠性的同时改善器件的击穿特性。
-
公开(公告)号：CN119210364A
公开(公告)日：2024-12-27
申请号：CN202411300518.7
申请日：2024-09-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明属于射频集成电路领域，具体涉及一种不使用级间匹配的高频高增益两级低噪声放大器。该低噪声放大器包括：隔直电容、输入匹配电路、第一级放大电路、增益平坦度调节电感和第二级放大电路。隔直电容避免了直流信号对射频输入信号的干扰，输入匹配电路实现了功率和噪声的同时匹配，第一级放大电路对射频信号进行第一次放大，第二级放大电路对信号进行第二次放大，两级之间连有增益平坦度调节电感，提高增益平坦度。本发明通过将第一级放大管的漏极(输出)和第二级放大管的栅极共用相同的偏置电压，而不是给第一级的漏极提供单独的电源电压，避免了级间匹配的复杂设计过程，同时避免了变压器的使用，降低了芯片的面积和成本。
-
公开(公告)号：CN119208271A
公开(公告)日：2024-12-27
申请号：CN202411325859.X
申请日：2024-09-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/367
Abstract: 本发明公开了一种优化散热的氧化镓器件及制备方法，主要解决现有氧化镓器件在功率电子应用方面存在散热性能差的问题。其器件自下而上包括阴极(1)、氧化镓衬底(2)、氧化镓外延层(3)、阳极金属(4)和钝化层(5)，该氧化镓外延层周围和氧化镓外延衬底上部或氧化镓外延层周围和氧化镓衬底整个周围设有优化散热区(6)，用于结合高热导率的钝化层进一步提高器件表面的散热能力，并释放器件内部的热量。这两种优化散热区的结构可通过在氧化镓外延层表面刻蚀的深度不同得以实现，本发明提高了器件的整体散热性能，避免了器件因为自热效应而导致性能退化，提升了器件的可靠性和使用寿命，可用于大功率电子设备和大功率射频设备。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.025 seconds)
