公开(公告)号：CN1326002C

公开(公告)日：2007-07-11

申请号：CN200410068217.2

申请日：2004-08-25

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  柳泽直志 ,  外山正臣 ,  梅原启二朗

IPC: G05B13/00 ,  H03L7/08

CPC classification number: G01R35/005 ,  G01R31/316

Abstract: 一种模拟电路自动调整系统，对特性按照输入的设定值变化的模拟电路——调整对象电路(2)进行调整，包括：存放值，作为所述设定值，向所述调整对象电路(2)输出的设定值存放部(26)；检测所述调整对象电路(2)的特性后输出的特性检测部(12)；求出所述设定值后输出，以便使所述调整对象电路2的特性最佳化的第1特性变更部(16)；使用与所述第1特性变更部(16)不同的算法，求出更新所述设定值的值后输出，以便维持所述调整对象电路(2)的特性的第2特性变更部(18)；选择所述第1及第2特性变更部(16、18)的输出中的某一个，将其存放到所述设定值存放部(26)的选择器(24)。可自动调整模拟电路以便始终以最佳的特性动作。

公开(公告)号：CN1943113A

公开(公告)日：2007-04-04

申请号：CN200480042570.1

申请日：2004-11-17

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  德永祐介

IPC: H03H19/00 ,  H03L7/093

CPC classification number: H03L7/093 ,  H03H19/004 ,  H03L7/0891

Abstract: 环路滤波器(30)包括：设置在电流信号的输入端和基准电压之间的第1电容元件(31)；设置在上述输入端和第1电容元件(31)之间的开关电容电路(32)；以及与第1电容元件(31)和上述开关电容电路(32)并联设置的第2电容元件(33)。在开关电容电路(32)中，在将第3电容元件(321)连接在第1电容元件(31)一侧时，第4电容元件(322)连接在第2电容元件(33)一侧。在上述结构的环路滤波器(30)中，将第2电容元件(33)的电容值设置得比第3电容元件和第4电容元件(321、322)的电容值都大。

公开(公告)号：CN1280992C

公开(公告)日：2006-10-18

申请号：CN200410038629.1

申请日：2004-04-27

Applicant: 松下电器产业株式会社

Inventor： 道正志郎

IPC: H03L7/093 ,  H03L7/08

CPC classification number: H03H7/06 ,  H03H11/126 ,  H03H11/405 ,  H03L7/0891 ,  H03L7/093

Abstract: 本发明公开了一种低通滤波电路及相位同步电路。本发明的目的在于：对于PLL中的环路滤波器，在保持与以往相同的传递特性的同时，使其比以往小型化。PLL(100A)中的环路滤波器(30A)包括：拥有电容元件，一端连接在电荷泵浦电路(20)的输出端，另一端输出用来控制电压控制振荡器(40)的电压Vout且作为第1部分电路的滤波电路(31A)；将滤波电路(31A)中所规定的节点的电压作为输入的电压缓冲电路(32)；及一端连接在电荷泵浦电路(20)的输出端，另一端连接在电压缓冲电路(32)的输出端且作为第2部分电路的滤波电路(33A)。在环路滤波器(30A)中，由电荷泵浦电路(20)输出的电流分流，分别流入两个滤波电路。也就是说，在滤波电路(31A)中，仅仅流入由电荷泵浦电路(20)输出的一部分电流。

公开(公告)号：CN1577443A

公开(公告)日：2005-02-09

申请号：CN200410031049.X

申请日：2004-04-12

Applicant: 松下电器产业株式会社

Inventor： 伊达义人 ,  大森哲郎 ,  道正志郎 ,  水木诚

IPC: G09G3/30 ,  G09G3/20

CPC classification number: G09G3/3283 ,  G09G3/3241 ,  G09G2310/027 ,  G09G2320/0233 ,  G09G2330/028

Abstract: 一种电流驱动器和显示装置，其第一和第二芯片并排设置。第一芯片包括：一个用于输出驱动电流的电流供给部分，该电流供给部分包括一个电流镜；一个电流分配MISFET；一个用于将电流传送到电流供给部分的电流输入MISFET，该电流输入MISFET与电流分配MISFET连接；和一个第二电流分配MISFET。电流分配MISFET和第二电流分配MISFET构成一个电流镜。第二芯片包括一个与第二电流分配MISFET连接的第二电流输入MISFET。在第一和第二芯片中，电流分配MISFET的W/L比与连接到那里的电流输入MISFET的W/L比之间的比相同。

公开(公告)号：CN1160774C

公开(公告)日：2004-08-04

申请号：CN99105495.4

申请日：1999-04-08

Applicant: 松下电器产业株式会社

Inventor： 小笹正之 ,  冈本龙镇 ,  栗本秀彦 ,  道正志郎 ,  长冈一彦

IPC: H01L21/82 ,  H01L29/76

CPC classification number: H01L21/823456 ,  H01L27/088

Abstract: 一种MOS晶体管对是在同一基板上配设第1及第2MOS晶体管。这第1及第2MOS晶体管各自沿栅极宽度被等分割成多个，由第1分割晶体管M1a～M1c及第2分割晶体管M2a～M2c构成。上述第1分割晶体管M1a～M1c及第2分割晶体管M2a～M2c被配设成使其各栅极在栅极长度方向的基于中心线X-X’的位置坐标值总和各自成为相等。因此，各分割晶体管的栅极在栅极长度方向的误差总和变为“0”值，2个MOS晶体管之间的电流差消失。

公开(公告)号：CN1507156A

公开(公告)日：2004-06-23

申请号：CN200310119589.9

申请日：2003-12-04

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  柳沢直志 ,  外山正臣 ,  梅原启二朗

IPC: H03L7/093

CPC classification number: H03K5/133 ,  H03K5/1565

Abstract: 提供一种可以将时钟的占空比校正到50％的占空比校正电路。包括：将时钟(CK1)延迟后输出时钟(CK2)的延迟部(11A)；由分别以时钟(CK1、CK2)作为栅极输入的晶体管(12、13)和将其共同的漏极输出的信号(CK3’)反相后输出时钟(CK3)的反相器电路(16)所构成的时钟输出部(17)。延迟部(11A)按照让时钟(CK1)下降变化出现在占空比为50％的时刻那样对时钟(CK1)延迟。晶体管(12、13)分别根据时钟(CK1)的上升变化以及时钟(CK2)的下降变化从共同的漏极输出接地电压和电源电压(信号CK3’)。最后获得占空比大约为50％的时钟(CK3)。

公开(公告)号：CN1136651C

公开(公告)日：2004-01-28

申请号：CN98125216.8

申请日：1998-12-16

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  柳泽直志 ,  小笹正之 ,  栗本秀彦 ,  冈本龙镇

IPC: H03F3/45

CPC classification number: H04N9/78

Abstract: 一种梳状滤波器是通过以相互不同的延迟时间使输入信号延迟的第1及第2延迟电路12及13以及取它们的和或差的运算器15实现梳状的频率特性。输入信号转换开关11在图象信号SI的消隐期间选择输出具有规定振幅的DC信号的测试信号TEST取代图象信号SI。检测器20把在输入测试信号TEST时的输出信号SO与基准信号REF相比较并并根据这个差调整增益可变放大器14的增益。这种装置不需要大容量电容元件，提供容易构成单个LSI的产品。

公开(公告)号：CN1084025C

公开(公告)日：2002-05-01

申请号：CN97113185.6

申请日：1997-05-27

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  栗本秀彦 ,  柳沢直志

IPC: G11C27/04

CPC classification number: G11C27/04 ,  G11C27/00 ,  H03H19/004 ,  H04N9/78

Abstract: 模拟FIFO存储器，消除模拟信号误差高精度地读出写入的模拟信号。读出模拟信号之前，把存储器总线设定于规定电位以除去存储器总线寄生电容上的电荷。在断开写入电路与存储器总线，把读出电路和存储器总线连了起来的状态下，使读出电路的开关变成导通。由于读出电路运放的同相和反相输入端子变为同一电位，故第1和第2总线布线变成同一电位。因此，寄生电容的电荷被放电。由于各存储单元的开关已变成截止状态，故已贮存于电容元件上的电荷原样不动地进行保持。

公开(公告)号：CN1122073A

公开(公告)日：1996-05-08

申请号：CN95109698.2

申请日：1995-07-31

Applicant: 松下电器产业株式会社

Inventor： 崎山史朗 ,  道正志郎 ,  丸山征克 ,  林锭二 ,  稻垣诚三 ,  松泽昭

IPC: H03M1/66

CPC classification number: H03M3/376 ,  H03M3/50

Abstract: 在内插型调制部中，在来自1位量子化器的1个时钟脉冲中只±1变化的信号被作为移位方向控制信号。此信号加到双向移位寄存器，并按照其值将数据移位到前段侧或后段侧。其输出作为控制信号加到电阻阶梯型DA变换器，将对应的模拟电位输出到用上述控制信号选择的开关上，因而，其输出即使在各位间产生延迟差，也只是成为相邻开关的二重选择，连续地变化。所以能提供一无闪信号，精度和成品率都高的电阻阶梯型的过取样DA变换器。

公开(公告)号：CN102119487B

公开(公告)日：2013-09-04

申请号：CN200980130929.3

申请日：2009-03-23

Applicant: 松下电器产业株式会社

Inventor： 德永祐介 ,  崎山史朗 ,  松本秋宪 ,  道正志郎

IPC: H03K3/0231 ,  H03K3/353 ,  H03K4/501

CPC classification number: H03K4/501

Abstract: 本发明提供一种基准频率生成电路、半导体集成电路和电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的迁移进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平与比较电压(VR)进行比较，基于比较结果使基准时钟(CKa、CKb)的信号电平迁移。参考控制电路(14)增减比较电压(VR)，使得分别与振荡信号(OSCa、OSCb)的电力成比例的中间信号(Sp)的信号电平和基准电压(Vref)之间的差减小。