公开(公告)号：CN1637703A

公开(公告)日：2005-07-13

申请号：CN200410061588.8

申请日：2004-12-27

Applicant: 松下电器产业株式会社

Inventor： 道本昌平 ,  小川一 ,  瓶子岳人 ,  中岛圣志 ,  冈林叶月 ,  中西龙太

IPC: G06F9/30 ,  G06F9/45 ,  G06F12/08

CPC classification number: G06F9/342 ,  G06F8/4442 ,  G06F9/383 ,  G06F12/0862 ,  G06F12/0888 ,  G06F2212/6028

Abstract: 本发明提供可以实现高速缓存的有效利用的数据处理装置，具有：高速缓存(28)和存储器(30)，在由物理地址确定的各个区域内存储指令或数据；运算处理部(22)，输出包含所述物理地址和表示预定处理的处理判定数据的逻辑地址，取得与该逻辑地址中包含的所述物理地址对应的所述指令或数据，并执行该指令；以及地址变换部(26)，将所述运算处理部(22)输出的逻辑地址变换成所述物理地址；所述高速缓存(28)和存储器(30)读取在由所述物理地址确定的区域内存储的所述指令或所述数据，并且执行根据所述处理判定数据规定的处理。

公开(公告)号：CN1609804A

公开(公告)日：2005-04-27

申请号：CN200410085266.7

申请日：2004-10-18

Applicant: 松下电器产业株式会社

Inventor： 山本康博 ,  小川一 ,  瓶子岳人 ,  道本昌平

IPC: G06F9/45

CPC classification number: G06F8/4442

Abstract: 本发明提供一种将源程序转换成在具有高速缓冲存储器的计算机上可执行的执行程序的编译程序，可以提高高速缓冲存储器的成功率的编译程序，使计算机执行以下步骤：分组步骤，对源程序中所包含的目标进行分组的分组信息进行分析，并对该目标进行分组；及目标程序生成步骤，根据上述分组步骤的分组结果，生成使属于不同组的各目标不配置在上述高速缓冲存储器的相同群组号的块中的目标程序。

公开(公告)号：CN1567222A

公开(公告)日：2005-01-19

申请号：CN03147234.6

申请日：2003-07-09

Applicant: 松下电器产业株式会社

Inventor： 小川一 ,  瓶子岳人 ,  高山秀一 ,  赵琛

IPC: G06F11/28

CPC classification number: G06F8/30 ,  G06F8/43 ,  G06F8/51

Abstract: 一种编译器用测试程序生成装置(20)，具备：条件表达式生成装置(22)，接受程序的控制结构作为输入，用线性规划法来生成可使该控制结构中的所有路径通过的、插入该控制结构条件表达式插入部分中的多个条件表达式；初始值生成装置(24)，使用线性规划法，对控制结构中的所有路径中每个路径生成使该路径通过用的所述多个条件表达式中包含的变量的初始值；和测试程序生成装置(24)，根据所述控制结构、所述条件表达式和所述初始值，生成测试程序。

公开(公告)号：CN1469241A

公开(公告)日：2004-01-21

申请号：CN03148637.1

申请日：2003-06-16

Applicant: 松下电器产业株式会社

Inventor： 瓶子岳人 ,  小川一 ,  高山秀一 ,  坂田俊幸 ,  道本昌平

IPC: G06F9/38

CPC classification number: G06F9/30094 ,  G06F9/30021 ,  G06F9/30072

Abstract: 在时钟循环的中途设置的规定时间之前，第一运算部441到第三运算部443进行对应各指令的规定运算。进行比较运算时，把结果值输出到条件标志运算部51。条件标志运算部51对从条件标志寄存器46读出的值和该结果值进行逻辑运算，或通过对该结果值之间进行逻辑运算算出新的条件标志值。在该时钟循环结束之前，条件标志运算部51通过将该新的条件标志值输出到第一门451到第三门453中的与某个条件执行指令相关的门来控制该条件执行指令的无效化。条件标志寄存器46存储该新的条件标志值。