可变长度编码方法以及可变长度解码方法

    公开(公告)号:CN1946185B

    公开(公告)日:2014-07-23

    申请号:CN200610143686.5

    申请日:2002-11-22

    Abstract: 根据本发明,一种图像编码装置提供一个游程长度编码单元(RLE1),其通过使用表示连续零系数的数目的游程数值(Run)和表示在该零系数之后的非零系数的数值级别数值(Lev),使得通过量化一个图像信号的频率分量所获得的量化系数受到可变长度编码处理。该游程长度编码单元(RLE1)包括用于对级别数值(Lev)重新排序的重新排序单元(Lreodr);用于通过使用根据量化参数(QP)的数值而选择的代码表对重新排序的级别数值(ROLev)进行编码的可变长度编码器(LVLC);用于从该量化系数的高频分量到低频分量对游程数值(Run)重新排序的重新排序单元(Rreodr);以及用于通过使用根据已经处理的游程数值的数目而选择的代码表对重新排序的游程数值(RORun)进行编码的可变长度编码器(RVLC)。相应地,通过有效地删除包含在该系数中的冗余信息,以较高编码效率执行对量化系数的可变长度编码处理。

    3D编码装置
    45.
    发明公开

    公开(公告)号:CN103081465A

    公开(公告)日:2013-05-01

    申请号:CN201180039986.8

    申请日:2011-08-01

    CPC classification number: H04N13/161 H04N19/152 H04N19/177 H04N19/597

    Abstract: 3D编码装置对输入图像进行编码,生成并输出包括含有多个图像群的基本流以及扩展流的三维流。3D编码装置具备基于基本流的延迟值即第1延迟值以及三维流的延迟值即第2延迟值,按照每1个图像群设定特定的延迟值的设定部。设定部设定第1延迟值和第2延迟值中较小的一方的延迟值以下的值作为特定的延迟值。第1虚拟缓冲器部以及第2虚拟缓冲器部,根据基于由设定部针对基本流以及三维流中的第n个图像群设定的特定的延迟值的信息,来进行针对第n+1个图像群的缓冲器模拟。

Patent Agency Ranking