-
公开(公告)号：CN102741937B
公开(公告)日：2015-11-25
申请号：CN201180007991.0
申请日：2011-02-10
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 一种移位寄存器，其包括多级的包含触发器的单位电路，各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，在上述触发器中设置有：第一开关和第二开关（11、12）；以及将被输入的信号锁存而作为触发器的输出的锁存电路（LC），并且第一移位方向信号（UD）经由第一开关（11）输入锁存电路（LC），且第二移位方向信号（UDB）经由第二开关（12）输入锁存电路（LC），在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子。由此，能够减少移位寄存器的元件数，实现移位寄存器的小型化和低成本化。
-
公开(公告)号：CN102576517B
公开(公告)日：2014-11-19
申请号：CN201080046262.1
申请日：2010-06-04
Applicant: 夏普株式会社
CPC classification number: G09G3/3614 , G09G3/3655 , G09G2310/0267
Abstract: 在进行CC驱动的显示装置，将在列方向将视频信号的分辨率转换为2倍进行显示的第一模式，切换为以视频信号的分辨率进行显示的第二模式。在第一模式，向与相邻的2条扫描信号线对应的在列方向相邻的2个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使被写入像素电极的信号电位的变化方向按每相邻的2行而不同(2线反转驱动)。在第二模式，使被写入像素电极的信号电位的变化方向按每相邻的1行而不同(1线反转驱动)。提供如下的显示驱动电路：在进行CC驱动的显示装置，能够不引起显示品质的下降地在第一模式与第二模式之间相互切换，该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式，该第二模式是将视频信号的分辨率转换为m倍(m是与n不同的整数)进行显示的模式。
-
公开(公告)号：CN104094338A
公开(公告)日：2014-10-08
申请号：CN201380007998.1
申请日：2013-03-14
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1345
CPC classification number: G02F1/136286 , G02F1/13452 , G02F1/13454 , G02F2001/13456 , G09F9/30 , G09G3/3688 , G09G2300/0408 , G09G2300/0426 , H01L27/124
Abstract: 在矩形的显示区域(D)的周围规定的边框区域中的沿着基板端侧规定的端子区域的边框区域中，在显示区域(D)和规定于端子区域的一部分的安装区域(M)之间设有周边电路部(4)，在周边电路部(4)中，以单片方式设置的多个单位电路部(4ua、4ub)沿着显示区域(D)的一边排成一列，多个单位电路部(4ua、4ub)的排列间距在外侧比内侧宽。
-
公开(公告)号：CN102460553B
公开(公告)日：2014-04-16
申请号：CN201080025042.0
申请日：2010-02-23
Applicant: 夏普株式会社
CPC classification number: G09G3/3655 , G09G3/3614 , G09G3/3677 , G09G2300/0852 , G09G2300/0876
Abstract: 本发明是驱动设置有CS总线(15)的液晶显示面板(10)的显示驱动电路，具有包含与栅极线(12)的各条对应设置的多级的移位寄存器电路(SR)的移位寄存器(栅极线驱动电路(30))，与各级移位寄存器电路(SR)对应地各设置一个闩锁电路(CSL)，并在闩锁电路(CSL)中输入极性信号(CMI)，当在移位寄存器电路(SRn)中生成的内部信号(Mn)成为有效时，与该级对应的闩锁电路(CSLn)获取极性信号(CMI)并将其保持，作为CS信号，将闩锁电路(CSLn)的输出(CSOUTn)供给到CS总线，在移位寄存器电路(SRn)生成的内部信号(Mn)在显示视频的最初垂直扫描期间之前成为有效。因此，能够不增大电路面积地提高电源投入时的显示品质。
-
公开(公告)号：CN101785065B
公开(公告)日：2013-05-15
申请号：CN200880103468.6
申请日：2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相的时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平的期间内，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。通过这样，可获得能够不流过贯通电流而通常将输出信号(OUT)固定为低电平的低功耗的移位寄存器。
-
Patent Agency Ranking
公开(公告)号：CN101779252B
公开(公告)日：2013-05-15
申请号：CN200880103414.X
申请日：2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此，获得一种移位寄存器，该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉，面积小且功耗低。
-
公开(公告)号：CN103036548A
公开(公告)日：2013-04-10
申请号：CN201210242283.1
申请日：2008-08-20
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/36
CPC classification number: G09G3/3677 , G09G2300/0408 , G09G2300/0426 , G09G2310/0289 , G11C19/28 , H01L27/124 , H03K17/161 , H03K17/162 , H03K17/687
Abstract: 包括n沟道型的多个晶体管的电路(10)具备：漏极端子被输入输入信号、从源极端子输出输出信号的晶体管(T1)和漏极端子被输入控制信号(D)、源极端子连接到晶体管(T1)的栅极端子的晶体管(T2)。晶体管(T2)的栅极端子和晶体管(T2)的源极端子相互连接。由此，提供包括相同导电型的晶体管的、能够降低噪声的影响的半导体装置和具备该半导体装置的显示装置。
-
公开(公告)号：CN101868833B
公开(公告)日：2013-03-13
申请号：CN200880116732.X
申请日：2008-08-18
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/20 , G09G3/3266 , G09G3/3275 , G09G3/3648 , G09G3/3674 , G09G3/3677 , G09G3/3685 , G09G3/3688 , G09G2300/0426 , G09G2310/0245 , G09G2310/0267 , G09G2310/0275 , G09G2310/0286 , G09G2310/0291
Abstract: 本发明的目的在于：在移位寄存器中，当进行全导通动作时，即使噪声从外部进入，在单元电路内也不会流过直通电流，并且全导通控制信号线的负荷不会变大。当对移位寄存器10的单元电路11施加高电平的全导通控制信号AON时，晶体管T3成为截止状态，因此，晶体管T2不能在第1输出端子OUT1输出导通电压。但是，晶体管T24成为导通状态，导通电压从第1输出端子OUT1输出到外部。另一方面，晶体管T32成为导通状态，因此，截止电压从第2输出端子OUT2输出到下一级单元电路11。此时，晶体管T3保持为截止状态，因此，直通电流不会流到晶体管T24、T3。本发明应用于显示装置、摄像装置的驱动电路等。
-
公开(公告)号：CN102959615A
公开(公告)日：2013-03-06
申请号：CN201180031509.7
申请日：2011-06-23
Applicant: 夏普株式会社
CPC classification number: G09G3/3674 , G09G3/3614 , G09G3/3648 , G09G3/3655 , G09G3/3677
Abstract: 本发明涉及应用于显示装置的信号生成电路，该显示装置包括：包含像素电极的像素；与上述像素电极形成电容的导体；输出按每n个水平扫描期间（n为自然数）极性反转的数据信号的数据信号线驱动电路；以及输出扫描信号的扫描信号线驱动电路，该信号生成电路生成上述导体的驱动信号，并包含多级的触发器，各触发器中设有门电路及锁存电路，对于本级的触发器，向门电路输入本级的前级的扫描信号及本级的后级的扫描信号，并且，经由上述门电路向锁存电路输入按每n个水平扫描期间反转的极性信号，根据本级的触发器的输出来产生本级的驱动信号。由此，能够以简易的结构来实现应用于CC驱动、COM驱动的液晶显示装置的驱动器电路。
-
公开(公告)号：CN102460554A
公开(公告)日：2012-05-16
申请号：CN201080025536.9
申请日：2010-02-26
Applicant: 夏普株式会社
CPC classification number: G09G3/3655 , G09G3/3614 , G09G3/3659 , G09G3/3677 , G09G2300/0852 , G09G2320/0247
Abstract: 在进行CC(Charge Coupling：电荷耦合)驱动的液晶显示装置的显示驱动电路，在2线(2H)反转驱动模式和1线(1H)反转驱动模式之间进行切换，该2线(2H)反转驱动模式是按每两个水平扫描期间使供给到源极线的数据信号(S)的极性反转的模式，该1线(1H)反转驱动模式是按每一个水平扫描期间使供给到上述源极线的上述数据信号(S)的极性反转的模式。极性信号(CMI)在上述2线(2H)反转驱动模式时，按每两个水平扫描期间极性反转，在上述1线(1H)反转驱动模式时，按每一个水平扫描期间极性反转。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.072 seconds)
