公开(公告)号：CN102546305A

公开(公告)日：2012-07-04

申请号：CN201210018176.0

申请日：2012-01-19

Applicant: 华为技术有限公司

Inventor： 张恒

IPC: H04L12/26

Abstract: 本发明实施例提供一种双向链表访问检错的方法及装置，该方法包括：在逻辑控制器中存放所述双向链表的当前指针和前次指针，所述当前指针用于标识本次要访问的所述双向链表节点，所述前次指针用于标识前次访问的所述双向链表节点，所述当前指针初始指向所述双向链表的首节点，所述方法包括：根据所述当前指针获取所述双向链表的节点；所述获取的双向链表的节点的前驱节点指针与所述前次指针不相等时，确定所述双向链表访问出错。本发明实施例还提供了一种双向链表访问检错的装置。通过本发明实施例提供的方法及装置，在应用程序通过FPGA对链表进行访问时，能够对链表访问进行实时检错，以避免由于链表访问错误导致系统崩溃。

公开(公告)号：CN101854222A

公开(公告)日：2010-10-06

申请号：CN200910081052.5

申请日：2009-03-31

Applicant: 华为技术有限公司

Inventor： 张晋 ,  陈武茂 ,  张恒

IPC: H04L1/00 ,  H04L12/56

Abstract: 一种数据处理的方法，具体包括：将接收到的m位信息数据流平均分为n组；将每组信息数据流并行输入对应的n组组合逻辑电路，利用所述组合逻辑电路对每组信息数据流根据对应的转换系数进行转换；对获得的n组转换结果进行异或处理；将获得的异或处理结果与反馈数据进行异或，获得所述m位信息数据流的CRC校验码；将获得的CRC校验码附加在所述m位信息数据流后，发送出去。本发明实施例还提供了一种通信装置和系统，用于进行数据处理。由于将较大输入数据均分为若干组数据，且仅在最后一级运算过程中进行反馈运算，因此大幅降低了CRC校验码生成过程中的组合逻辑级数，提高了生成CRC校验码的速度，使得电路可以在高速情形下实现。