-
公开(公告)号：CN111831582B
公开(公告)日：2024-03-29
申请号：CN202010689148.6
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所
Abstract: 本公开提供一种用于智能处理器的内存管理装置及方法，装置包括：循环内存段，包括第一内存区域、第二内存区域及第三内存区域，分别用于所述智能处理器进行运算过程中的分形运算、规约运算、数据装载及写回时调用；静态内存段，包括第四内存区域及第五内存区域，用于存储所述智能处理器进行运算时输入的分形指令。基于指令执行生命周期的差别，将智能处理器控制系统内存进行分类管理，可提高智能处理器的执行效率，并且，内存管理装置中增加张量置换单元可以进一步显著改善智能处理器的执行效率，同时数据一致性也得以维护。
-
公开(公告)号：CN117688983A
公开(公告)日：2024-03-12
申请号：CN202211014964.2
申请日：2022-08-23
Applicant: 中国科学院计算技术研究所
IPC: G06N3/0464 , G06N3/08 , G06T9/00
Abstract: 本发明提出一种捕捉环境中可控因素的表示学习方法和系统，包括：智能体采集在当前所处环境的观测图像，通过卷积神经网络对该观测图像进行编码，得到当前时刻t该观测图像的表示；统计该当前时刻t该观测图像的表示、t时刻到t+k‑1时刻策略所采取的动作序列和第t+k时刻该观测图像的表示，三者之间的互信息作为可控因素的度量；基于该度量构建损失函数，以最大化该度量，基于该度量最大时对应的时刻t该观测图像的表示，执行学习策略，得到目标动作，该智能体执行该目标动作与该环境产生交互。本发明通过捕捉环境中的可控因素，能有效过滤其他可预测的噪声，因此在复杂环境上具备更好的鲁棒性。
-
公开(公告)号：CN115329949A
公开(公告)日：2022-11-11
申请号：CN202211006130.7
申请日：2022-08-22
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于真值表的函数自动生成方法和系统，包括：基于真值表的问题中逻辑表达式各语法符号的关系与它们的在实际处理的序列中距离大小无关、逻辑表达式的生成语义规则与布尔向量函数示例采样的结果长度无关的科学规律，作为解决基于真值表函数自动化生成问题的科学依据。还设计了一种编码器‑解码器结构的神经网络模型用于解决基于真值表生成函数的问题，该模型用两个自注意力机制编码器分别对输入和输出进行编码，用1个自注意力机制解码器自回归地输出对应的逻辑表达式，在编码器和解码器之间使用注意力机制；为解决基于真值表函数自动化生成问题提供了技术方案，相比同期主流基准模型在指定数据集上取得了更好的效果。
-
公开(公告)号：CN114417877A
公开(公告)日：2022-04-29
申请号：CN202111594797.9
申请日：2021-12-24
Applicant: 中国科学院计算技术研究所
IPC: G06F40/30 , G06F40/284 , G06N3/04 , G06N3/08
Abstract: 本发明提出一种基于相对位置编码的语义识别方法和系统，包括：获取待语义识别结果的文字序列作为训练数据，将该训练数据进行拆分后并行输入多头注意层，多头注意层通过计算拆分后数据在该训练数据中的相对位置，为每一个拆分后数据分配注意力分数，并基于各拆分后数据对应的注意力分数，生成各拆分后数据的相对位置编码；递归神经网络根据各拆分后数据对应的相对位置编码，并行语义识别各拆分后数据，集合各拆分后数据对应的语义识别结果，得到语义识别结果。
-
公开(公告)号：CN111857833A
公开(公告)日：2020-10-30
申请号：CN202010689149.0
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所 , 中国科学院大学
Abstract: 本公开提供一种并行计算智能处理器及并行计算智能处理方法，并行计算智能处理器包括：至少两个分形计算子单元根据分形计算指令进行分形计算，其中，各个分形计算子单元的结构之间具备层次同性；分形计算子单元的数量根据执行的分形计算对应的程序设定；控制器根据分形计算子单元的数量及硬件资源生成分形计算指令，并发送分形计算指令至分形计算子单元；规约运算器对分形计算结果进行规约运算，其中，规约运算的速率与分形计算子单元具有的处理器的数量成正比；并行计算智能处理器计算过程中使用到的存储总量与并行计算智能处理器具有的处理器的数量无关。
-
Patent Agency Ranking
公开(公告)号：CN111857824A
公开(公告)日：2020-10-30
申请号：CN202010685285.2
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所 , 中国科学院大学
IPC: G06F9/30
Abstract: 本公开提供一种用于分形智能处理器的控制系统、方法及电子设备，控制系统包括：分解器，包括通用处理单元、存储器、第一状态栈及第二状态栈，其中，存储器用于存储分形可重配指令集对应的控制代码；第一状态栈及第二状态栈用于保存通用处理单元的执行状态；通用处理单元用于在访问第一状态栈时，根据控制代码对分形可重配指令集进行串行分解，得到串行分解子指令；降级模块，用于对串行分解子指令进行降级；通用处理单元还用于在访问第二状态栈时，根据控制代码对降级后的串行分解子指令并行分解，得到满足分形智能处理器中所有分形计算子单元并发运行的并发度要求的并行分解子指令。该控制系统可根据分形可重配指令集结构有效支持任意分形运算。
-
公开(公告)号：CN111831333A
公开(公告)日：2020-10-27
申请号：CN202010689147.1
申请日：2020-07-16
Applicant: 中国科学院计算技术研究所
Abstract: 本公开提供一种用于智能处理器的指令分解方法、装置及电子设备，所述智能处理器根据分形指令进行分形运算，所述方法包括：确定对所述分形指令的操作数进行分解的维度的分解优先级；根据所述分解优先级选择当前分解的维度；在所述当前分解的维度上，对所述分形指令的操作数进行串行分解。该指令分解方法，能够在合理时间范围内找到最佳分解方案，依据最佳分解方案，串行分解器按照粒度循环输出指令模板，通过累加，计算分解出的子指令中各操作数的地址，从而提高分形运算的并行效率。
-
公开(公告)号：CN107203807B
公开(公告)日：2020-10-02
申请号：CN201610149920.9
申请日：2016-03-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明适用于计算机技术领域，提供了一种神经网络加速器的片上缓存带宽均衡方法、系统及其装置，包括如下步骤：A、将神经网络划分为多个内部数据特征一致的子网；B、对每个所述子网进行计算，获得每个所述子网的第一计算结果；C、根据每个所述子网的第一计算结果计算所述神经网络的总计算结果，借此，本发明提升了神经网络的计算效率。
-
公开(公告)号：CN119740663A
公开(公告)日：2025-04-01
申请号：CN202411809841.7
申请日：2024-12-10
Applicant: 中国科学院计算技术研究所
IPC: G06N5/04
Abstract: 本发明提出一种基于拓扑计算的大模型推理计算架构，包括：CPU、SDRAM、代码存储器、提示词存储器，以及大模型推理加速器，并通过总线将该CPU、该SDRAM、该代码存储器、该提示词存储器及该大模型推理加速器进行路由连接；进行大模型推理计算时，首先将该代码存储器中的代码及该提示词存储器中的提示词和词表，读取至该SDRAM，再根据该提示词的标记ID查询该SDRAM中的词表以获取嵌入向量，然后将该嵌入向量发送给该大模型推理加速器进行大模型推理计算，将该大模型推理加速器获得的输出结果发送上位机。本发明还提出一种基于拓扑计算的大模型推理计算方法及装置。本发明解决了大模型推理过程中权值加载的开销过大及KV cache的SRAM实现面积开销过大的问题。
-
公开(公告)号：CN119026543A
公开(公告)日：2024-11-26
申请号：CN202411121715.2
申请日：2024-08-15
Applicant: 中国科学院计算技术研究所
IPC: G06F30/3315 , G06F30/3312 , G06F30/3953 , G06N20/00
Abstract: 本申请公开了一种布线前静态时序分析方法及其装置，方法包括：将布线前的集成电路进行基于图的建模，将电路进行网络划分，输出电路的网络级建模结果；从布线前电路数据中提取网络延迟预测特征集；根据网络延迟预测特征集，采用分布式梯度增强库，构建网络延迟预测模型，输出不同工作条件下的网络延迟预测结果；基于网络级建模结果及各工作条件下的网络延迟预测结果，采用线性复杂度算法计算到达时间及松弛，输出最终的布线前静态时序分析结果。本发明在多设计模式下以高精度一致地获得静态时序分析结果，本发明方法具有鲁棒的可泛化性。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.026 seconds)
