-
公开(公告)号：CN115062768A
公开(公告)日：2022-09-16
申请号：CN202210790639.9
申请日：2022-07-05
Applicant: 东南大学
Abstract: 本发明公开了一种逻辑资源受限平台的Softmax硬件实现方法及系统，针对任意n个输入x1,x2,....,xn，完成标量到概率的转换，本发明通过函数等价变换，乘幂基数和对数底数替换，函数拟合，串行累加，指数运算单元复用，仅用有限的基本运算逻辑单元实现复杂的函数，将原函数的幂函数和除法组合变换为幂函数和对数函数的组合，同时根据运算特点和数据范围进行精度可控的函数拟合，省去大量的计算时间和迭代过程，并利用串行累加和函数单元复用有效降低硬件实现面积和功耗成本。
-
公开(公告)号：CN105912501A
公开(公告)日：2016-08-31
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4?128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4?128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN117938344A
公开(公告)日：2024-04-26
申请号：CN202311804694.X
申请日：2023-12-26
Applicant: 东南大学
Abstract: 本发明公开了一种抵御重布线攻击的差分延时检测版图保护电路，包括稳定输出固有延时量的屏蔽层和基于延时采集的屏蔽层完整性检测电路；所述基于延时采集的屏蔽层完整性检测电路，通过有源信号发生和接收单元、信号采样单元、环形振荡器、信号处理和报警模块采集稳定输出固有延时量的屏蔽层的差分延时信息，有源信号发生单元为稳定输出固有延时量的屏蔽层提供有源信号，稳定输出固有延时量的屏蔽层将固有延时信息返回给有源信号接收单元，由环形振荡器为信号采样单元提供高频采样时钟，信号采样单元对有源信号接收单元接收到的脉宽进行计数，信号处理单元和报警模块对信号采样单元采集到的固有延时量的信息进行处理并且输出报警信号。
-
公开(公告)号：CN112767949B
公开(公告)日：2022-04-26
申请号：CN202110060398.8
申请日：2021-01-18
Applicant: 东南大学
Abstract: 本发明公开了一种基于二值权重卷积神经网络的声纹识别系统，其功能为对采集到的语音信号进行处理判断是否为目标说话人，并输出识别结果。其核心结构包括网络控制模块、权重存储片上静态存储器、数据存储片上静态存储器、通用异步收发传输器接口uart模块、梅尔频率倒谱系数特征提取处理MFCC模块、并转串模块。本发明采用高度复用的二值权重卷积神经网络系统，实现了较好的声纹识别效果同时有效降低了整体计算的功耗和延时。
-
公开(公告)号：CN105975251B
公开(公告)日：2018-10-02
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
Patent Agency Ranking
公开(公告)号：CN105634567B
公开(公告)日：2018-09-07
申请号：CN201510971354.5
申请日：2015-12-21
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H04B7/0413 , G06F15/78
Abstract: 本发明公开了一种面向MIMO检测系统的可重构计算单元微结构及配置机制，相比于传统的计算单元微结构具有更高效的流水结构和更灵活的配置机制。整个计算单元微结构由多级流水级构成，每级流水级中的每个基本操作单元都有对应的配置位。通过精细化的配置控制每级流水级，实现多种不同的运算功能，既提高了系统吞吐率又具有很强的灵活性。
-
公开(公告)号：CN103761075B
公开(公告)日：2017-01-25
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
公开(公告)号：CN106021171A
公开(公告)日：2016-10-12
申请号：CN201610299347.X
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128的密钥扩展实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。本发明针对SM4‑128密钥扩展方法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN103019657B
公开(公告)日：2015-09-16
申请号：CN201210584470.8
申请日：2012-12-31
Applicant: 东南大学
IPC: G06F9/38
Abstract: 本发明公开了一种支持数据预取与重用的可重构系统，包括可重构阵列、数据预取与重用模块和数据流控制模块。数据预取与重用模块可以记录数据流访问行为，采用动态自启发的预取方法，同时结合传统的数据重用方法，能够实现如下两种访存管理方式：比较最近两次访存地址，动态计算得到预取地址，在数据传输的空隙，实现数据预取操作；缓存现有数据和预取数据，并判断最新的访存数据是否在重用数据空间，直接反馈缓存的数据。本发明可以达到良好的访存效率，同时可以避免复杂的硬件实现和对编译器的复杂要求。
-
公开(公告)号：CN103761075A
公开(公告)日：2014-04-30
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.018 seconds)
