公开(公告)号：CN111081711A

公开(公告)日：2020-04-28

申请号：CN201911005796.9

申请日：2019-10-22

Applicant: 三星电子株式会社

Inventor： 朴世准 ,  刘民胎 ,  李载德

IPC: H01L27/11556

Abstract: 提供了一种可靠性得到改善的非易失性存储器装置。该非易失性存储器装置包括：模制结构，其包括顺序地堆叠在衬底上的第一绝缘图案、第一栅电极和第二绝缘图案；半导体图案，其穿透模制结构，连接到衬底，并在第一方向上延伸；第一电荷存储膜，其在第一方向上延伸，并位于第一绝缘图案与第二绝缘图案之间以及第一栅电极与半导体图案之间；以及阻挡绝缘膜，其位于第一栅电极和第一电荷存储膜之间，其中，第一电荷存储膜在第一方向上延伸的第一长度比阻挡绝缘膜在第一方向上延伸的第二长度长。

公开(公告)号：CN110571222A

公开(公告)日：2019-12-13

申请号：CN201910454955.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： 尹壮根 ,  李载德

IPC: H01L27/11556

Abstract: 提供了一种三维半导体器件，所述三维半导体器件包括：下部结构；位于所述下部结构上的堆叠结构，所述堆叠结构包括：下组，所述下组包括在垂直方向上堆叠并且彼此间隔开的栅电极，以及上组，所述上组包括在所述垂直方向上堆叠并且彼此间隔开的栅电极，所述下组和所述上组在所述垂直方向上堆叠；以及垂直结构，所述垂直结构穿过所述堆叠结构。所述垂直结构可以包括垂直芯图案、位于所述垂直芯图案中的垂直缓冲部分以及垂直半导体层。所述垂直结构可以包括穿过所述下组的下垂直部分和穿过所述上组的上垂直部分，所述下垂直部分的上部区域的宽度大于所述上垂直部分的下部区域的宽度。所述垂直缓冲部分位于所述下垂直部分中并位于所述上垂直部分下方。

公开(公告)号：CN105226063B

公开(公告)日：2019-11-22

申请号：CN201510359346.5

申请日：2015-06-25

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  金青珍 ,  朴泳雨 ,  李宰求 ,  李载德 ,  崔茂林

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11565 ,  H01L23/532 ,  H01L23/528

Abstract: 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。