-
公开(公告)号：CN109425803B
公开(公告)日：2021-06-04
申请号：CN201710735199.6
申请日：2017-08-24
Applicant: 许继集团有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
Abstract: 本发明提供了一种模拟量断线故障检测方法、系统及采集装置，产生故障模拟信号，将各模拟量通道的输入信号和故障模拟信号进行模数转换，以设定的采样频率采集各模拟量通道模数转换后的数据；读取转换后的数据，以断线故障模拟信号的采样数据为基准值，判断各模拟量通道的采样数据是否满足设定条件，设定条件值将各模拟量通道的采样数据均与基准值作差比较，并把相邻两次采样的同一模数转换通道采集的数据进行作差比较，若两次作差得到的差值均小于对应的设定值，判断为该模拟量通道发生模拟量断线故障。本发明实时性强，检测结果正确率及检测效率高，降低了模拟量断线导致误动的风险，提高了继电保护装置运行的稳定性和可靠性。
-
公开(公告)号：CN109061535A
公开(公告)日：2018-12-21
申请号：CN201810814659.9
申请日：2018-07-23
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G01R35/00
CPC classification number: G01R35/005
Abstract: 本发明提供了一种同步相量采样误差的校正装置，包括基于SoPC的处理器系统及可编程逻辑控制器，处理器系统的双CPU中分别对应设置有采样误差计算模块与采样误差平滑模块，可编程逻辑控制器中设置有采样模块及相量计算模块，采样误差计算模块用于根据采样模块采集的数据及相量计算模块计算的数据计算采样误差，采样误差平滑模块用于根据采样误差计算平滑补偿因子，根据平滑补偿因子调整采样模块的参数。利用可编程片上系统内部的高速互联，实现对FPGA在采样中存在的采样误差进行实时平滑，可用于实现电力系统动态条件下的同步相量高精度测量和高速计算，有效的解决强波动电源‑强随机负荷场景下智能电网状态的快速、准确感知问题。
-
公开(公告)号：CN105072058B
公开(公告)日：2018-05-25
申请号：CN201510528553.9
申请日：2015-08-25
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L12/951 , H04B10/25 , H04B10/548
Abstract: 本发明涉及一种基于光纤传输的数据正反相位编码方法及数据传输方法，该编码方法为：以字节为单位，从待传输数据中选取有效数据，然后对该有效数据取反与原有效数据组合后形成编码后有效数据。该传输方法包括：1)将待传输的数据封装成帧；2)以字节为单位，从封装好的一帧数据中取有效数据即正相数据进行存储，同时对该有效数据按位取反得到反相数据进行存储；3)当发送时刻到来，按照预先制定好的发送规则，将正、反相数据发送出去；4)重复步骤2)～3)，直至该帧数据的有效数据全部发送出去，完成该帧数据发送。本发明的编码方法是为编码方式简单，易于实现，不会影响数据传输速率，成本低，实用性强。
-
公开(公告)号：CN104333383A
公开(公告)日：2015-02-04
申请号：CN201410628188.4
申请日：2014-11-10
Applicant: 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H03M1/10
Abstract: 本发明涉及一种基于FPGA的A/D实时故障诊断方法，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU。本发明克服现有CPU软件不能对SV数据有效实时检测的不足，提供了一种基于FPGA的A/D实时故障诊断系统，实时性强，扩展性移植性好，不仅实现在采样源端对SV数据检测，也有助于定位发生故障的A/D芯片的问题所在。
-
公开(公告)号：CN203464953U
公开(公告)日：2014-03-05
申请号：CN201320590807.6
申请日：2013-09-24
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本实用新型公开了一种基于数字隔离的测量系统，该系统包括用于与一组传感器输出信号一一对应连接的一组测量电路，各测量电路均由输入调理电路、放大电路、AD转换电路和数字隔离电路顺次相连构成，所述各测量电路的输出端与一用于数字信号组帧的FPGA的信号输入端连接，FPGA的信号输出端与主控制器连接。本测量系统中具有多路测量电路，每路测量电路都采用单独的输入调理电路、放大电路、AD转换电路、数字隔离电路，从而实现了各测量电路之间的隔离，任意一路测量电路损坏不影响其它部分电路的正常工作；在各测量电路的输出端利用FPGA将各路数据按既定协议组帧后送给CPU，降低了CPU的负担，提高了运行速度。
-
Patent Agency Ranking
公开(公告)号：CN203177993U
公开(公告)日：2013-09-04
申请号：CN201320131816.9
申请日：2013-03-21
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: G01K7/20
Abstract: 本实用新型涉及一种温度测量电路，包括一个用于测温的三线制桥式测量电路、一个用于为所述三线制桥式测量电路提供基准电压的基准电压发生电路、一个隔离电路和一个调理电路，所述三线制桥式测量电路连接所述调理电路的输入端,所述调理电路的输出端连接所述隔离电路的输入端，所述隔离电路的输出端用于连接A/D转换模块，该测温电路还设有一个隔离电源，隔离电源分别为三线制桥式测量电路和隔离电路提供电源，可以滤除输入信号的干扰。本实用新型测温电路解决了现有温度测量电路测量精度低、抗干扰能力差的问题，提高了系统的可靠性与稳定性。
-
公开(公告)号：CN206594252U
公开(公告)日：2017-10-27
申请号：CN201720157306.7
申请日：2017-02-21
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: G01R31/06
Abstract: 本实用新型的目的在于提供一种交流变换器，包括源边线圈和副边线圈，源边线圈的两个端点用于接收待转换的电压信号，副边线圈的两个端点连接有电压变换器采集回路，用于检测副边线圈两个端点之间的电压信号；还包括监测回路，且副边线圈上设有至少一个输出节点；监测回路连接输出节点和/或副边线圈的端点，用于各检测输出节点之间的电压信号，和/或输出节点与副边线圈端点之间的电压信号。本实用新型所提供的一种交流变换器，在其副边线圈处某段线圈部分设有相应的监测回路，用于检测该段线圈的电压信号或者电流信号。当线圈部分出现断线时，根据监测回路检测到的电压信号或者电流信号，对断线位置的定位。
-
公开(公告)号：CN113836048B
公开(公告)日：2024-09-06
申请号：CN202111093096.7
申请日：2021-09-17
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。
-
公开(公告)号：CN114461012B
公开(公告)日：2024-05-10
申请号：CN202210083903.5
申请日：2022-01-19
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司
IPC: G06F1/12
Abstract: 本发明公开了一种嵌入式系统不同时钟域运行时戳获取方法及装置，嵌入式系统包括：时钟域管理模块和同步时戳获取模块，其中方法包括：提供时钟域注册管理接口，来标识时钟域信息；通过周期性的同步时戳获取，对时钟域管理模块内不同时钟域时钟转换计算时所需的基准时戳进行更新；通过周期更新的基准时戳，对时钟域管理模块内不同时钟域间进行同步时戳转换计算时的转换关系进行更新；基于时钟域管理模块，依据一时钟域在预设时刻的实时运行时戳，计算其它时钟域在预设时刻的运行时戳。通过不同时钟域之间的时戳对应关系，实现依据一个时钟域的实时运行时戳，来获取其它时钟域的实时运行时戳，并避免了实时时戳因计算机位数原因翻转导致的计算错误。
-
公开(公告)号：CN113839767A
公开(公告)日：2021-12-24
申请号：CN202111070752.1
申请日：2021-09-13
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种多片FPGA系统及其时戳同步方法，通过使用单一时钟源及搭建一个星型结构，保证时钟相位一致、频偏为0；并且同时综合考虑加载完成信号，保证复位释放时间一致；通过对主芯片输出同步脉冲和从芯片输入同步脉冲进行约束，保证同步脉冲同步；通过同步脉冲的设计，保证对时戳计数器实时监视和同步。本发明的技术方案有效解决了多片FPGA协作的工况下时戳同步的问题，并且简单可靠容易实施。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.038 seconds)
