-
公开(公告)号：CN116886280A
公开(公告)日：2023-10-13
申请号：CN202310788142.8
申请日：2023-06-29
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
Abstract: 本发明属于智能电网技术领域，具体涉及一种面向智能电网的认证系统及方法。其步骤包括：本发明利用在SM和UC中生成的随机数以及秘钥，以及上一轮得到的激励值和响应值来计算索引值以及新的激励值和响应值，若计算出的索引值相同且与之对应的响应满足条件，则完成UC认证SM成功，在计算SM和UC的消息，若消息相同则SM认证UC成功。本发明使用轻量级加密原语确保安全性，提高底层硬件固有的安全性，使得设计的认证方法不仅可以抵抗新兴的物理克隆攻击，也能满足智能电表终端的低资源开销要求，此外，本发明在UC端存储前后两轮关键的秘密信息，使得设计的认证方法可以抵抗去同步化攻击。
-
公开(公告)号：CN108957231B
公开(公告)日：2021-09-14
申请号：CN201810786008.3
申请日：2018-07-17
Applicant: 国网辽宁省电力有限公司电力科学研究院 , 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G01R31/08
Abstract: 本发明提供了一种分布式系统及其主机和子机数据交互的方法，当其中一个子机判断系统发生故障时，该子机通过设定的GOOSE报文向主机发送故障录波请求，主机接收到该子机的故障录波请求后，通过设定的GOOSE报文向各子机发送故障录波应答，并向各子机发送故障录波时刻，各子机对各故障录波时刻进行录波，录波完成后，通过TFTP协议向主机发送故障录波报文。实现了子机与主机之间的故障数据的高效通讯，提高了故障数据通讯的效率和可靠性，提高了输电线路故障测距精度，确定了输电线路上故障发生的位置，方便了工作人员对输电线路上发生的故障进行处理，从而保证输电线路的正常输电。
-
公开(公告)号：CN106878196B
公开(公告)日：2021-02-05
申请号：CN201710029410.2
申请日：2017-01-16
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L12/863 , H04L29/06
Abstract: 本发明提供一种ADC插件的数据处理方法和装置，首先将接收到的数据存入相应通道的一级缓存FIFO，然后再将一级缓存FIFO中的FT3报文读取到二级缓存FIFO中，打包成数据包，并为数据包添加报文头；所述报文头包括该数据包的帧头和报文帧数；最后将二级缓存FIFO中的数据包发送。本发明提供的一种ADC插件的数据处理方法和装置，在二级缓存中的数据包中添加包含数据长度的报文头，因此所述ADC插件在发送二级缓存FIFO中存储数据时，可以根据报文头得到该数据的长度，从而减少了在数据发送时对数据的处理时间，提高了数据处理的效率，并避免误操作的产生。
-
公开(公告)号：CN109638958B
公开(公告)日：2020-11-17
申请号：CN201811383906.0
申请日：2018-11-20
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明涉及一种断路器智能终端快速出口电路及智能终端，断路器智能终端快速出口电路，包括电源与一条出口支路,出口支路上依次串设有继电器线圈和分压电阻，分压电阻的两端并联设置第一电容。在出口回路带电瞬间，第一电容的阻抗很小，分压电阻被短接，电源电压几乎全加到继电器线圈两端，使继电器快速动作。当电源电压稳定后，由于电源为直流，第一电容阻抗很大，相当于开路。分压电阻与继电器线圈分压，由于分压电阻与继电器线圈内阻近似相等，使继电器线圈电压在稳态动作范围内，不影响继电器的寿命。解决了现有智能变电站的继电保护装置动作时间过长的问题。
-
公开(公告)号：CN110852026A
公开(公告)日：2020-02-28
申请号：CN201911083975.4
申请日：2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
Patent Agency Ranking
公开(公告)号：CN106019198B
公开(公告)日：2018-12-04
申请号：CN201610509964.8
申请日：2016-06-28
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: G01R35/02
Abstract: 本发明涉及一种电子式互感器相位校正方法和相位校正器，系统传递函数为y(n)＝A*B*[x(n)–y(n‑2)]+(A+B)[x(n‑1)‑y(n‑1)]+x(n‑2)。本发明提供的相位校正方法和相位校正器采用双线性算法，在整个可调范围内能够实现0°‑15.75°的相位调节范围。本发明提供的方案计算方法简单，运算量小，对处理器性能的要求低，即使在多通道的情况下，一般的FPGA和嵌入式处理器即可满足要求，节约了成本。
-
公开(公告)号：CN108762662A
公开(公告)日：2018-11-06
申请号：CN201810184823.2
申请日：2018-03-07
Applicant: 国网浙江省电力有限公司电力科学研究院 , 国家电网公司 , 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Inventor： 陈安伟 , 胡列翔 , 韩志军 , 陆承宇 , 裘愉涛 , 李旭 , 王松 , 李宝伟 , 戚宣威 , 倪传坤 , 吴佳毅 , 汪冬辉 , 孙文文 , 阮黎翔 , 丁峰 , 陈明 , 牟涛 , 李文正 , 董新涛
IPC: G06F3/05
CPC classification number: G06F3/05
Abstract: 本发明公开了一种高速暂态量保护的采样数据存储方法及系统。现有暂态量保护存在CPU无法快速处理高速采样数据并进行逻辑判别的问题。本发明采用的技术方案包括：暂态量保护装置正常运行时，FPGA控制AD高速采样，并记录各个采样数据的采样时刻；FPGA对高速采样数据按照4kHz进行抽点缓存，同时存储采样数据的时标信息；FPGA判别低速采样缓冲区数据是否启动，如果启动，再根据启动点的时标信息寻址高速采样的数据，查找到数据后，将启动前3ms和启动后2ms对应的高速采样数据发送给保护CPU；保护CPU开辟多个计算缓冲区分别存储FPGA发送的故障数据。本发明解决了现有暂态量保护CPU无法快速处理高速采样数据进行逻辑判别的问题，满足了高速暂态量保护动作时间的速动性要求。
-
公开(公告)号：CN108614143A
公开(公告)日：2018-10-02
申请号：CN201810395512.0
申请日：2018-04-27
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明提供了一种全光纤电流互感器采集系统及全光纤电流互感器，采集系统包括通信连接的FPGA芯片及ARM芯片，FPGA芯片上设置有光电探测接口及信号调制接口，FPGA芯片从ARM芯片中获取目标程序以采集电流。本发明完成了全光纤电流互感器的闭环控制及采集，ARM控制的FLASH芯片中储存有FPGA的目标程序，由ARM控制FPGA程序的加载，具有通过上位机软件直接对FPGA程序版本管控的能力，从而达到了调试和观测比较容易的效果，既实现了高精度的数据采集，又增加了智能化功能，有利于全光纤互感器的工程化应用，且具有良好的发展前景。
-
公开(公告)号：CN105957703B
公开(公告)日：2017-09-22
申请号：CN201610430451.8
申请日：2016-06-16
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H01F38/32
Abstract: 本发明涉及一种电子式互感器数字积分方法和数字积分器，系统传递函数为y(n)＝A*[a*[x(n‑2)‑x(n)]+x(n‑1)+x(n)]‑B*y(n‑1)本发明提供的电子式互感器数字积分方法和积分器采用双线性算法，不易饱和；其中参数A和B的值由实际电子式互感器元器件的值决定，使本发明适用于各种电子式互感器；并且本发明的传递函数还设有用于相位补偿的a，使本发明不仅能进行积分运算，还能进行相位补偿，使得到的结果更加准确。
-
公开(公告)号：CN106878196A
公开(公告)日：2017-06-20
申请号：CN201710029410.2
申请日：2017-01-16
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L12/863 , H04L29/06
Abstract: 本发明提供一种ADC插件的数据处理方法和装置，首先将接收到的数据存入相应通道的一级缓存FIFO，然后再将一级缓存FIFO中的FT3报文读取到二级缓存FIFO中，打包成数据包，并为数据包添加报文头；所述报文头包括该数据包的帧头和报文帧数；最后将二级缓存FIFO中的数据包发送。本发明提供的一种ADC插件的数据处理方法和装置，在二级缓存中的数据包中添加包含数据长度的报文头，因此所述ADC插件在发送二级缓存FIFO中存储数据时，可以根据报文头得到该数据的长度，从而减少了在数据发送时对数据的处理时间，提高了数据处理的效率，并避免误操作的产生。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.033 seconds)
