-
公开(公告)号：CN118610260A
公开(公告)日：2024-09-06
申请号：CN202410872166.6
申请日：2024-07-01
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种p‑NiO/n‑Ga2O3空穴超注入低电阻垂直型场效应晶体管及制备方法，解决了现有技术中Ga2O3场效应管导通电阻过大与耐压不足的问题。本发明自下而上包括：漏电极、衬底、凸台结构的外延层、覆盖在外延层台阶上表面以及凸台侧壁的Al2O3层、覆盖在Al2O3层外侧的栅极金属层、覆盖在栅极金属层外侧的SiO2层、源电极，外延层凸出部分表面与源电极之间设有NiO薄膜层，NiO薄膜层与n‑Ga2O3外延层形成异质结。制备步骤有：预处理衬底、制作漏极、刻蚀外延层、淀积Al2O3层与栅极金属层、制作p‑NiO/n‑Ga2O3异质结、淀积SiO2层、制作源电极。本发明凭借p‑NiO/n‑Ga2O3异质结产生的空穴超注入效应，显著提高器件耐压，大幅降低导通电阻，在大功率、军工等领域应用前景广阔。
-
公开(公告)号：CN117855166A
公开(公告)日：2024-04-09
申请号：CN202410075770.6
申请日：2024-01-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/38 , H01L23/367 , H01L23/373 , H01L23/48 , H01L23/31 , H01L21/768 , H01L29/06 , H01L29/24 , H01L21/34 , H01L29/78 , H01L29/861
Abstract: 本发明公开了电卡制冷增强散热的氧化镓器件，主要解决由于氧化镓低的导热率，造成氧化镓器件自热效应严重、可靠性降低、输出功率减小的问题。其技术关键是通过电卡制冷技术提高器件散热性能，即在氧化镓场效应晶体管的衬底和传热界面层之间增设电卡制冷层，并在其上下表面设置金属电极层，通过施加电场使电卡制冷层中的压电材料相变，加快衬底到传热界面层的热传递。对于垂直氧化镓肖特基二极管，是在其Si3N4钝化层与热界面层之间增加设有上下电极的压电薄膜，通过施加电场使压电薄膜相变，增加Si3N4钝化层到热界面层的热传递。本发明减小了器件热阻，抑制了器件的自热效应，提高了器件的散热性能，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN116435373A
公开(公告)日：2023-07-14
申请号：CN202310157616.9
申请日：2023-02-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/80 , H01L21/335 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 本发明公开了一种常关型二维氧化镓异质结场效应管及其制备方法，属于半导体器件领域。本发明主要解决目前氧化镓材料有效p型掺杂难、栅极漏电以及器件击穿电压低的问题，其自下而上包括：绝缘衬底、β‑Ga2O3薄膜层、源电极、漏电极、绝缘层、二维材料薄膜层、介质层和栅电极。Ga2O3与p型二维薄膜材料构成异质结对沟道耗尽形成常关型器件；栅介质层抑制因异质结开启而出现的栅极电流。本发明提高了器件的击穿电压，抑制栅极漏电流的产生。
-
公开(公告)号：CN113990867A
公开(公告)日：2022-01-28
申请号：CN202111044645.1
申请日：2021-09-07
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/088 , H01L27/092
Abstract: 本发明公开了一种硅基氮化镓单片集成电路，涉及集成电路技术领域，包括：衬底；位于衬底一侧的外延结构；外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，第一开口及第二开口均贯穿外延结构；其中，第一开口包括负压产生器，第二开口包括氮化镓晶体管，且负压产生器与所述氮化镓晶体管电连接。本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管，实现了硅CMOS负压产生器和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。
-
公开(公告)号：CN119967856A
公开(公告)日：2025-05-09
申请号：CN202510111002.6
申请日：2025-01-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于空位的可控掺杂p型二维晶体管及其制备方法，主要解决现有技术难以实现精准可控掺杂的问题。方案包括：绝缘衬底，二维材料沟道层，位于二维材料沟道层两端之上的源电极与漏电极，位于二维材料沟道层与源漏电极之上的栅介质层，位于栅介质之上的栅电极；通过沉积一层厚层掩模层，经光刻与刻蚀将掩模层部分打薄形成图案化薄层，透过处理后的掩模层离子轰击二维材料，掩膜板薄层下的二维材料形成表面空位，再去除掩膜板，将二维材料暴露在氧气流中氧化形成表面电荷转移掺杂。本发明能够在不对二维材料产生破坏影响性能的情况下，实现分区可控掺杂，有效提高二维晶体管的导电性能。
-
Patent Agency Ranking
公开(公告)号：CN119789465A
公开(公告)日：2025-04-08
申请号：CN202411642964.6
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明属于半导体器件技术领域，具体公开了一种T型P‑GaN栅GaN射频HEMT器件及其制备方法，该器件结构从下往上依次包括衬底、复合缓冲层、沟道层、隔离层、势垒层、P‑GaN帽层，P‑GaN帽层中掺杂有Mg。在P‑GaN帽层上方淀积栅电极金属，对栅电极与源电极、栅电极与漏电极之间的部分P‑GaN帽层进行刻蚀，然后对P‑GaN帽层进行H注入，重新钝化P‑GaN帽层中的Mg杂质，使P‑GaN变成高阻，从而实现T型P‑GaN栅电极，制备P‑GaN栅GaN射频HEMT。此方案可以实现较小的P‑GaN栅脚长度，提高了器件的频率特性，另外也避免了完全去除P‑GaN时对势垒层表面带来的表面损伤问题，提高了器件的功率性能和可靠性。
-
公开(公告)号：CN119789450A
公开(公告)日：2025-04-08
申请号：CN202411643959.7
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种自对准T型P‑GaN栅GaN基射频HEMT制作方法，首先在衬底上依次生长复合缓冲层、GaN沟道层、隔离层、势垒层、P‑GaN帽层材料，在GaN沟道与隔离层之间形成二维电子气；然后去除部分区域的P‑GaN帽层，剩下矩形形状的P‑GaN栅脚，在P‑GaN栅脚的两侧，进行源电极和漏电极金属的淀积并退火，形成源电极和漏电极的欧姆接触；下一步，在表面淀积一层介质，使用光刻胶为掩膜，在P‑GaN栅脚上方对介质进行精准刻蚀，利用P‑GaN栅脚侧壁介质比较厚的特点，获得介质‑P‑GaN栅脚‑介质的支撑结构，然后淀积栅金属并进行剥离，最后获得P‑GaN栅脚结合栅金属栅头的T型栅电极。此方案利用自对准刻蚀工艺，获得具有短栅长、亚微米的T型栅电极，实现增强型工作的GaN射频HEMT器件。
-
公开(公告)号：CN119677120A
公开(公告)日：2025-03-21
申请号：CN202411673975.0
申请日：2024-11-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种同质pn结终端氧化镓肖特基势垒二极管及制备方法，解决了氧化镓p型掺杂困难而异质结漏电高耐压低的问题。本发明自下而上包括：阴极、n‑Ga2O3衬底、n‑Ga2O3外延层，n‑Ga2O3外延层上表面的左右两端设有离子注入区、n‑Ga2O3外延层的上表面覆盖有阳极；离子注入区经退火处理后形成p型Ga2O3区域，该p型Ga2O3区域与n‑Ga2O3外延层构成同质pn结终端，实现高耐压、低漏电的氧化镓肖特基势垒二极管。制备方法包括：清洗外延片、光刻形成待注入离子区、离子注入、清洗、快速热退火形成p‑Ga2O3、制备阴极、阳极。本发明通过注入N/P离子经退火处理，在n‑Ga2O3外延层中生成p型特性的镓氧氮磷化合物，实现同质pn结终端氧化镓肖特基势垒二极管。可用于如电网、高铁等高压高功率领域。
-
公开(公告)号：CN119562540A
公开(公告)日：2025-03-04
申请号：CN202411639264.1
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D30/00 , H10D30/01 , H10D62/80 , H10D62/10 , H10D64/23 , H10D64/27 , H01L23/29 , H01L23/31 , H01L21/02 , H01L21/56
Abstract: 本发明公开了一种高温热稳定的二维场效应晶体管及制备方法，主要解决目前二维场效应晶体管中二维材料高温下会氧化分解的问题。其自下而上包括:衬底(1)、绝缘封装保护底层(2)、二维材料薄膜层(3)、绝缘封装保护顶层(6)，栅电极(7)，薄膜层(3)的两端为源电极(4)和漏电极(5)，该封装保护底层和封装保护顶层，均采用氮化铝，六方氮化硼或氮化硅中的任意一种或多种组合，以避免高温下空气中氧分子扩散到二维材料薄膜层反应，使其在高温保护中发挥作用；该二维材料薄膜层采用二硫化钼或二硫化钨或二硒化钨。本发明提高了二维场效应晶体管的耐高温性能，避免了二维材料在高温下的氧化分解，可用于航空航天、深井钻探或其它高温环境。
-
公开(公告)号：CN118866983A
公开(公告)日：2024-10-29
申请号：CN202410848777.7
申请日：2024-06-27
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/872 , H01L21/329 , H01L29/417 , H01L29/20 , H01L29/06 , H01L23/31
Abstract: 本发明公开了一种极化终端结构的GaN肖特基势垒二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气，层叠设置的AlGaN层、i‑GaN层和p‑GaN层的正投影位于n‑‑GaN漂移层的正投影的第一区域，n‑‑GaN漂移层的正投影包括第一区域和第二区域；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至n‑‑GaN漂移层中；阳极的正投影与n‑‑GaN漂移层的正投影的第一区域和第二区域均交叠；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置。本发明能够降低反向泄露电流，以及提高器件耐压。
-
-
-
-
-
-
-
-
-
Search Results
124
records
(took 0.032 seconds)
