-
公开(公告)号:CN107425060A
公开(公告)日:2017-12-01
申请号:CN201610345965.3
申请日:2016-05-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/66325
Abstract: 本发明提供一种新型IGBT结构及其制作方法,其中新型IGBT结构包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、第一源区、第二源区和位于第一基区与第二基区之间的双台面结构,双台面结构包括位于半导体衬底表面上的第一倒台面和位于半导体衬底表面内的第二倒台面,第一倒台面与第二倒台面被位于部分第一源区与部分第二源区之间且覆盖在半导体衬底表面的氧化层隔开,且第一倒台面与第二倒台面均被氧化层填满。本发明中的这种结构减小了在半导体衬底表面形成的台面的高度,有利于光刻胶、多晶硅等薄膜的覆盖,有利于减小光刻尺寸。
-
公开(公告)号:CN107369703A
公开(公告)日:2017-11-21
申请号:CN201610318414.8
申请日:2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构,包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区,浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主,能吸收部分位于两侧载流子存储区发出的电离线,削弱曲率效应,降低元胞区附近的电场峰值,使电场分布均匀,进而提高IGBT的击穿电压,实现在提高IGBT电流密度的同时,提高击穿电压的目的。
-
公开(公告)号:CN107342317A
公开(公告)日:2017-11-10
申请号:CN201610280931.0
申请日:2016-04-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331 , H01L21/28
Abstract: 本发明提供一种新型U型槽IGBT及其制作方法,其中,IGBT包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽,U型槽底部位于半导体衬底内,U型槽内表面覆盖有氧化层,且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区,氧化层上覆盖有多晶硅层,且多晶硅层填满U型槽。上述IGBT结构,能更多的引入载流子,并且这种结构仅在导通时才引入大量的非平衡载流子,因此不会降低IGBT的击穿电压,能够明显的改善IGBT的导通电流密度与击穿电压之间的折中关系。
-
公开(公告)号:CN107315320A
公开(公告)日:2017-11-03
申请号:CN201710323535.6
申请日:2017-05-10
Applicant: 株洲中车时代电气股份有限公司
IPC: G03F7/20 , G03F1/42 , H01L29/739 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种功率半导体芯片,该芯片的光刻版及其曝光方法,芯片包括:终端区,及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区,栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周,主栅极区位于外围栅极包围的区域中心,外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点,外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时,光刻版数量多、成本高,容易造成拼接误差,无法适用于复杂结构芯片制备的技术问题。
-
公开(公告)号:CN106409884A
公开(公告)日:2017-02-15
申请号:CN201610976437.8
申请日:2016-11-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06
CPC classification number: H01L29/0615
Abstract: 本发明公开一种功率半导体器件终端结构,包括多个场限环和与所述场限环横向连接的第一pn结延展区,所述第一pn结延展区与所述场限环的掺杂类型相同,且掺杂浓度低于所述场限环的掺杂浓度。所述功率半导体器件终端结构,通过设置与场限环横向连接的第一pn结延展区,延伸了场限环外边缘区域的pn结曲面,使各场限环都形成类似于JTE的结构,从而弱化场限环外边缘电场,实现提升整个终端结构的击穿电压,降低器件反向漏电流的目的。
-
公开(公告)号:CN112786695B
公开(公告)日:2022-05-03
申请号:CN201911089118.5
申请日:2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件,包括设置在半导体衬底上的有源区,有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区;一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽,真栅沟槽中设置有分裂式多晶硅真栅,其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅,所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅,多晶硅主真栅与多晶硅辅真栅之间,多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅,减小了寄生电容,进而采用不同电连接和设置氧化层厚度,以实现芯片性能的总体优化。
-
公开(公告)号:CN107369703B
公开(公告)日:2020-12-04
申请号:CN201610318414.8
申请日:2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构,包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区,浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主,能吸收部分位于两侧载流子存储区发出的电离线,削弱曲率效应,降低元胞区附近的电场峰值,使电场分布均匀,进而提高IGBT的击穿电压,实现在提高IGBT电流密度的同时,提高击穿电压的目的。
-
公开(公告)号:CN111129130A
公开(公告)日:2020-05-08
申请号:CN201811276601.X
申请日:2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/10 , H01L29/06 , H01L29/423
Abstract: 本发明提供的一种沟槽栅IGBT器件,该沟槽栅IGBT器件包括第一关断通路和第二关断通路,第一关断通路和第二关断通路均为IGBT关断过程中载流子抽取的通道,相对于现有技术新增了一条额外的关断通路,新增的关断通路和原关断通路同时工作能够加快对漂移区的载流子的抽取,使载流子快速复合,提高了抗闩锁能力,缩短了关断时间,同时也增大了可关断电流。
-
公开(公告)号:CN111128725A
公开(公告)日:2020-05-08
申请号:CN201811273209.X
申请日:2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/167
Abstract: 本发明提供了一种IGBT器件制备方法,该方法通过刻蚀沟槽形成高低差,使得在栅极介质沉积和刻蚀之后形成栅极侧墙结构,然后利用栅极侧墙结构在沟槽的侧面和沟槽的底部形成MOS结构,从而将平面栅结构和沟槽栅结构集成在一个器件中,提升IGBT器件整体性能。
-
公开(公告)号:CN109698235A
公开(公告)日:2019-04-30
申请号:CN201710992964.2
申请日:2017-10-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明公开了一种沟槽栅型IGBT及其制作方法,沟槽栅型IGBT包括:从上至下依次层叠布置的P基区、N型漂移区、N型缓冲层和集电极区。至少两个沟槽栅自P基区的正面贯穿P基区,并延伸至N型漂移区。沟槽栅型IGBT还包括:分别形成于两个沟槽栅底部的埋氧化层,及形成于埋氧化层之上的N型增强层。两个埋氧化层之间设置有间隔以形成电流通道,N型增强层包围沟槽栅的底部。本发明能够解决现有沟槽栅型IGBT依靠双载流子导电,其导通电流能力受漂移区载流子浓度影响,工艺实现十分复杂而且困难的技术问题。
-
-
-
-
-
-
-
-
-