-
公开(公告)号：CN100580812C
公开(公告)日：2010-01-13
申请号：CN03138198.7
申请日：2003-05-29
Applicant: 株式会社东芝
Inventor： 田中智晴
IPC: G11C16/10
CPC classification number: G11C16/10
Abstract: 提供能缩短把预先写入期间和写入期间合计的写入期间的非易失性半导体存储装置，包括：能电改写数据的第一、第二非易失性半导体存储单元(M)；在所述第一、第二存储单元上同时施加多个写入脉冲，进行写入的写入控制电路(3～8)。写入控制电路(3～8)不依存于第一、第二存储单元的写入状态，在其上同时施加第一预先写入脉冲；在施加后，不依存于它们的写入状态，在第一、第二存储单元上同时施加比第一预先写入脉冲高出第一电位差的第二预先写入脉冲。然后，在第一、第二存储单元上同时施加具有比第二预先写入脉冲低的初始电压且以比第一电位差小的第二电位差使电压不断升高的写入脉冲列。
-
公开(公告)号：CN100350503C
公开(公告)日：2007-11-21
申请号：CN02143467.0
申请日：2002-06-27
CPC classification number: G11C11/5628 , G11C11/5621 , G11C16/0483 , G11C16/12 , G11C16/3404 , G11C16/3418 , G11C16/3454 , G11C16/3459
Abstract: 一种带有一列存储器单元的非易失性存储器系统，每一个存储器单元都有至少一个存储元件，该系统在每一个存储器元件多个存储等级下被操作。一种快擦写电可擦可编程只读存储器(EEPROM)是一个实例，其中的存储元件是电浮栅。该存储器减小了由于相邻浮栅之间耦合的电荷的影响，这是通过在相邻单元被编程之后对某些单元进行第二次编程来实现的。第二次编程步骤还在至少部分编程状态中压缩电荷等级分布。这样就提高了状态之间的分隔和/或允许在给定存储窗口中包括更多的状态。本发明所描述的具体实现形式是一种NAND型的快擦写EEPROM。
-
公开(公告)号：CN100338775C
公开(公告)日：2007-09-19
申请号：CN02106452.0
申请日：2002-02-28
IPC: H01L27/105 , H01L27/112 , H01L29/78
CPC classification number: G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/34 , G11C16/3418 , G11C16/3427 , G11C16/3459 , G11C16/3481 , G11C2211/5621 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 本发明的非易失性半导体存储器具备可对数据进行电改写的1个非易失性半导体存储单元；以及将数据写入存储单元的写入电路，对存储单元供给写入电压Vpgm和写入控制电压VBL来对存储单元进行写入，如果存储单元达到了第1写入状态，则改变写入控制电压VBL的值来对存储单元进行写入，如果存储单元达到了第2写入状态，则将写入控制电压VBL的值改变为Vdd来禁止对存储单元M的写入。
-
公开(公告)号：CN1295794C
公开(公告)日：2007-01-17
申请号：CN03159843.9
申请日：2003-09-26
Applicant: 株式会社东芝
Inventor： 田中智晴
IPC: H01L27/115 , H01L29/78 , G11C14/00 , G11C16/10
CPC classification number: G11C16/0483 , G11C11/5621 , G11C11/5628 , G11C11/5635 , G11C11/5642
Abstract: 在位线BLek、Blok上连接编程/写入时使用的数据电路REGR。数据电路REGR具有数据存储部分DS1、DS2、DS3。数据存储部分DS1连接在位线BLek、Blok上。数据存储部分DS1和数据存储部分DS3之间连接着数据传送电路Qn10。数据存储部分DS2和数据存储部分DS3之间连接着数据传送电路Qn9。数据存储部分DS2具有根据自己存储的数据强制变更数据存储部分DS1的数据的功能。根据本发明，能在面积不增加的前提下，以高精度进行编程时的阈值控制。
-
公开(公告)号：CN1856841A
公开(公告)日：2006-11-01
申请号：CN200480027761.0
申请日：2004-08-23
IPC: G11C16/22
CPC classification number: G11C16/22
Abstract: 提供一种对每个存储块具有保护功能的非易失性半导体存储器件，该非易失性半导体存储器件包含：由多个存储块构成的存储单元阵列，接口，写入电路，和读取电路。保护标记被写入到存储块中。读出的保护标记可以通过接口输出到外部器件。由接口输入写入命令时，在被选择的块的保护标记具有第一值时写入电路执行写入命令，而保护标记具有第二值时不执行写入命令。
-
Patent Agency Ranking
公开(公告)号：CN1538449A
公开(公告)日：2004-10-20
申请号：CN200410032925.0
申请日：2004-04-16
CPC classification number: G06K19/07732 , G11C7/1045 , G11C16/26 , G11C16/32
Abstract: 本发明提供具备可以电改写数据的多个非易失性半导体存储单元(1a、1b)、为了对上述非易失性半导体存储单元写入/读出数据与外部之间授受数据的接口部(6、7、9)和用于控制上述非易失性半导体存储单元的控制电路(2a、2b、3a、3b、4a、4b、5a、5b)，上述接口部和控制电路具有经过第1起动步骤从上述非易失性半导体存储单元读出数据，通过上述接口部连续地输出(N+M)(N是2的n次方，n是正整数，N＞M)字节的数据的第1读出模式和经过第2起动步骤从上述非易失性半导体存储单元读出数据，通过上述接口部连续地输出K(K是2的k次方，k是正整数)字节的数据的第2读出模式的非易失性半导体存储装置。
-
公开(公告)号：CN1505153A
公开(公告)日：2004-06-16
申请号：CN200310118672.4
申请日：2003-11-28
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/115 , H01L29/78 , G11C11/34 , G11C16/00
CPC classification number: G11C16/3459 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/12 , G11C2211/5642 , G11C2211/5648
Abstract: 在存储i位数据的存储单元1中存储下一个数据时，事先在邻接的存储单元1中写入i位以下的数据。i位以下数据的写入比本来的阈值电压(存储i位数据时的实际阈值电压)低。写入邻接的存储单元2之后，提升存储单元1的阈值电压进行写入。在提升阈值电压进行写入前后，i位数据或是本来的阈值电压，或是比它低的阈值电压。为了加以区别，准备标志用的存储单元(标志单元)，进行对应该标志单元的数据的读出操作。
-
公开(公告)号：CN1428867A
公开(公告)日：2003-07-09
申请号：CN02106452.0
申请日：2002-02-28
IPC: H01L27/105 , H01L27/112 , H01L29/78
CPC classification number: G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/34 , G11C16/3418 , G11C16/3427 , G11C16/3459 , G11C16/3481 , G11C2211/5621 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 本发明的非易失性半导体存储器具备可对数据进行电改写的1个非易失性半导体存储单元；以及将数据写入存储单元的写入电路，对存储单元供给写入电压Vpgm和写入控制电压VBL来对存储单元进行写入，如果存储单元达到了第1写入状态，则改变写入控制电压VBL的值来对存储单元进行写入，如果存储单元达到了第2写入状态，则将写入控制电压VBL的值改变为Vdd来禁止对存储单元M的写入。
-
公开(公告)号：CN1414566A
公开(公告)日：2003-04-30
申请号：CN02143467.0
申请日：2002-06-27
CPC classification number: G11C11/5628 , G11C11/5621 , G11C16/0483 , G11C16/12 , G11C16/3404 , G11C16/3418 , G11C16/3454 , G11C16/3459
Abstract: 一种带有一列存储器单元的非易失性存储器系统，每一个存储器单元都有至少一个存储元件，该系统在每一个存储器元件多个存储等级下被操作。一种快擦写电可擦可编程只读存储器(EEPROM)是一个实例，其中的存储元件是电浮栅。该存储器减小了由于相邻浮棚之间耦合的电荷的影响，这是通过在相邻单元被编程之后对某些单元进行第二次编程来实现的。第二次编程步骤还在至少部分编程状态中压缩电荷等级分布。这样就提高了状态之间的分隔和/或允许在给定存储窗口中包括更多的状态。本发明所描述的具体实现形式是一种NAND型的快擦写EEPROM。
-
公开(公告)号：CN1304179A
公开(公告)日：2001-07-18
申请号：CN00131302.9
申请日：2000-09-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/105 , G11C16/02
CPC classification number: G11C16/3418 , G11C7/1051 , G11C11/5621 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/08 , G11C16/12 , G11C16/24 , G11C16/3431 , G11C16/3445 , G11C16/3459 , G11C2211/5621 , G11C2211/5642 , G11C2211/5643 , G11C2211/5649 , G11C2211/565 , G11C2216/14
Abstract: 在存储单元中,非易失地存储3值以上的数据。即便是使单元数据多值化,也不会增大数据电路的规模。数据电路2具有多个存储电路。一个是锁存电路LATCH1。另一个是电容器DLN(C1)。这些锁存电路LATCH1和电容器DLN(C1),起着暂时性地存储2位以上的写入/读出数据的作用。对于保持在电容器DLN(C1)上的数据来说,在那些由漏泄电流引起的数据变动成为问题的情况下,用锁存电路LATCH1进行刷新。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.04 seconds)
