过采样A/D转换器
    31.
    发明授权

    公开(公告)号:CN102124654B

    公开(公告)日:2013-10-30

    申请号:CN200980132132.7

    申请日:2009-03-27

    CPC classification number: H03M1/12 H03M3/344 H03M3/43 H03M3/454

    Abstract: 过采样A/D转换器具备:具有第一电阻元件(101)、第一电容元件(102)、第二电阻元件(103)、运算放大器(104)、以及第二电容元件(105)的第一滤波器(10);接收第一滤波器(10)的输出的第二滤波器(20)、具有第三电阻元件(301)、第三电容元件(302)、以及第四电阻元件(303)的第三滤波器(30);接收第三滤波器(30)的输出并生成数字信号的量化器(40);以及将该数字信号转换为模拟电流信号的D/A转换器(50)。D/A转换器(50)将生成的模拟电流信号输入到运算放大器(104)的反相输入端。

    时间差数字转换级及具备它的时间差数字转换器

    公开(公告)号:CN102763337A

    公开(公告)日:2012-10-31

    申请号:CN201080064158.5

    申请日:2010-08-24

    CPC classification number: G04F10/005 H03K5/1515 H03M1/50

    Abstract: 本发明提供一种时间差数字转换级及具备它的时间差数字转换器。时间差数字转换电路(11)根据所输入的第1及第2信号的相位差来输出表示-(2n-1-1)~+(2n-1-1)的整数值的n比特的数字信号。时间差放大电路(13)输出将第1及第2信号的相位差放大为2n-1倍之后的两个信号。延迟调整电路(14)输出对从时间差放大电路(13)输出的两个信号附加了与数字信号相应的相位差之后的两个信号。输出检测电路(15)检测到从延迟调整电路(14)输出了两个信号后输出检测信号。存储电路(12)与检测信号同步地锁存数字信号。通过将具备了上述各要素的时间差数字转换级(10)进行多级连接,从而构成了流水线型时间差数字转换器。因而,可以实现小型且高分辨率的时间差数字转换器。

    谐振器、ΔΣ调制器及无线通信装置

    公开(公告)号:CN102687397A

    公开(公告)日:2012-09-19

    申请号:CN201080056539.9

    申请日:2010-07-09

    CPC classification number: H03H11/04 H03H2011/0488 H03M3/404

    Abstract: 本发明公开了一种谐振器、Δ∑调制器及无线通信装置。该谐振器能够易于实现由一个运算放大器构成的二阶谐振器的功耗降低和传输特性设定。在运算放大器(10)的负反馈部分插入有由两个电阻元件(11、12)和一个电容元件(23)构成的T型滤波器、以及由两个电容元件(21、22)和一个电阻元件(13)构成的T型滤波器,并且在各中间节点(101、102)与信号输入端之间连接有电阻元件(14)和电容元件(24)。而且,在信号输入端和运算放大器的反相输入端之间连接有并联连接的电阻元件(15)和电容元件(25)。在该结构中,使连接在各中间节点(101、102)上的元件并联时的总导纳相等。

    积分器及包括该积分器的过抽样A/D转换器

    公开(公告)号:CN102483794A

    公开(公告)日:2012-05-30

    申请号:CN201080039057.2

    申请日:2010-07-05

    Inventor: 道正志郎

    CPC classification number: G06G7/186 H03H11/12 H03M3/39 H03M3/454

    Abstract: 本发明公开了一种积分器。积分器(100)包括:运算放大器(11)、连接在积分器(100)的输入端和运算放大器的反相输入端之间的第一滤波器(12)以及连接在运算放大器的反相输入端和输出端之间的第二滤波器(13)。第一滤波器(12)具有:串联的n个电阻元件(121)、连接在电阻元件彼此的各连接点和接地点之间的n-1个电容元件(122)以及连接在电阻元件彼此的各连接点和接地点之间的n-1个电阻元件(123)。第二滤波器(13)具有:串联的n个电容元件(131)、连接在电容元件彼此的各连接点和接地点之间的n-1个电阻元件(132)以及连接在电容元件彼此的各连接点和接地点之间的n-1个电容元件(133)。

    电流驱动器和显示装置
    39.
    发明授权

    公开(公告)号:CN100458897C

    公开(公告)日:2009-02-04

    申请号:CN200410031049.X

    申请日:2004-04-12

    Abstract: 一种电流驱动器和显示装置,其第一和第二芯片并排设置。第一芯片包括:一个用于输出驱动电流的电流供给部分,该电流供给部分包括一个电流镜;一个电流分配MISFET;一个用于将电流传送到电流供给部分的电流输入MISFET,该电流输入MISFET与电流分配MISFET连接;和一个第二电流分配MISFET。电流分配MISFET和第二电流分配MISFET构成一个电流镜。第二芯片包括一个与第二电流分配MISFET连接的第二电流输入MISFET。在第一和第二芯片中,电流分配MISFET的W/L比与连接到那里的电流输入MISFET的W/L比之间的比相同。

Patent Agency Ranking