公开(公告)号：CN1427336A

公开(公告)日：2003-07-02

申请号：CN02157029.9

申请日：2002-12-19

Applicant: 松下电器产业株式会社

Inventor： 高岛敏 ,  西田英志 ,  木村浩三 ,  清原督三

IPC: G06F9/38

CPC classification number: G06F9/30014 ,  G06F7/57

Abstract: 微处理器，包括计算单元，该计算单元(i)包括均能够进行局部数据计算的局部计算单元，和(ii)能够进行N位或少于N位的数据计算，其中N为局部数据计算单元进行数据计算的总位数。当使计算单元根据一条从一个存储器中取得的指令进行数据计算时，该微处理器根据一个以进行数据计算的位数形式选择的位宽模式，来控制局部计算单元，以便(i)使所有的局部计算单元投入运行，或(ii)暂停一个预定数量的局部计算单元的运行，而使其余的局部计算单元投入运行。

公开(公告)号：CN1110963C

公开(公告)日：2003-06-04

申请号：CN98108764.7

申请日：1998-03-25

Applicant: 松下电器产业株式会社

Inventor： 西田英志 ,  木村浩三 ,  清原督三 ,  平井诚

IPC: H04N7/30

CPC classification number: H04N19/507 ,  H04N19/61

Abstract: 位流分解部111从位流中在每块取出编码块图形、编码量化DCT系数。解码部112把编码块图形解码为块图形，把编码量化DCT系数解码为运行长和有效系数值。反量化部115通过运行长和有效系数值产生正交变换系数。反离散余弦变换部116通过正交变换系数产生差分图象。解码控制部110在是跳跃的块时，对第1选择部118进行控制，以选择把第1常数产生部117输出的“常数0”作为要素的块。第1常数产生部117产生把“常数0”作为各要素的块。第1选择部118利用解码控制部110的控制，选择第1常数产生部7输出的“常数0”。图象存储部120存储已经还原的多个参照帧图象。图象还原部119使从图象存储部120内参照帧图象内读出的参照单位图象和解码的差分图象相加，新产生单位图象。

公开(公告)号：CN1282925A

公开(公告)日：2001-02-07

申请号：CN00126273.4

申请日：2000-07-11

Applicant: 松下电器产业株式会社

Inventor： 吉冈康介 ,  清原督三 ,  持田哲司 ,  木村浩三 ,  落合利之

IPC: G06F13/28

CPC classification number: G06F13/4022 ,  G06F13/1673

Abstract: 局部缓冲器13～局部缓冲器15分别对应于多个总线10,吸收由于总线1和总线10～总线12的位宽度不同产生的传送速度的速度差,在总线1和总线10～总线12之间进行数据的输入输出。在希望变更应分配到主器件4～主器件6的频带宽度时,可以变更主器件4～主器件6以及总线10～总线12、局部缓冲器13～局部缓冲器15的读写通道,而不必重新设计存储器件、存储控制器3、总线1。

公开(公告)号：CN1227953A

公开(公告)日：1999-09-08

申请号：CN99101872.9

申请日：1999-02-04

Applicant: 松下电器产业株式会社

Inventor： 落合利之 ,  古川洋介 ,  田中丰 ,  木村浩三 ,  平井诚 ,  清原督三 ,  西田英志

IPC: G11C11/406

CPC classification number: G06F13/1647 ,  G11C7/1072 ,  G11C7/22

Abstract: 本发明揭示一种存储器控制装置和存储器控制方法以及存储程序的媒体传送对象单元(11)输出与数据读写有关的命令。地址生成单元(12)根据命令生成控制信号，同时输出读取的最初传送字节数。命令生成单元(13)根据控制信号生成控制命令后控制同步存储器(15)。命令生成单元(13)判断传送字节数后进行控制，使得根据数据传送效率高的命令执行。数据处理单元(14)根据控制命令在传送对象单元(11)与同步存储器(15)之间担任数据传送中介。

公开(公告)号：CN1204216A

公开(公告)日：1999-01-06

申请号：CN98108829.5

申请日：1998-04-04

Applicant: 松下电器产业株式会社

Inventor： 吉冈康介 ,  平井诚 ,  木村浩三 ,  清原督三

IPC: H04N7/32 ,  H04N5/14

CPC classification number: H04N19/90 ,  H04N5/4401 ,  H04N21/426 ,  H04N21/42607 ,  H04N21/42653 ,  H04N21/42692 ,  H04N21/4302 ,  H04N21/4341

Abstract: 本发明的图象声音处理装置配有:输入输出处理部分,进行由外部要因非同步产生的输入输出处理;和解码处理部分,通过与所述输入输出处理并行,进行以在存储器存储的数据流的解码为主的解码处理。输入输出处理包括:输入从外部非同步输入的所述数据流,并存储于存储器;和把在存储器存储的数据流提供给解码处理部分。对于数据流,解码处理部分构成以条件判断为主的按序处理和除去压缩图象数据的标题解析的压缩图象数据的解码,以便与按序处理并行进行定型处理。

公开(公告)号：CN1177772A

公开(公告)日：1998-04-01

申请号：CN97119316.9

申请日：1997-08-27

Applicant: 松下电器产业株式会社

Inventor： 木村浩三 ,  清原督三 ,  吉冈康介

IPC: G06F15/00

CPC classification number: G06F9/4843 ,  G06F9/3009 ,  G06F9/3822 ,  G06F9/3851

Abstract: 本发明的多程序流程同时处理器为执行多个指令流的多程序流程同时处理器,配有:执行各个指令的多个功能单元;多个指令解码器,它与指令流对应地设置,解码各个指令,指定要执行该指令的功能单元,同时,还完成要求将解码的指令发给该功能单元的指令发出要求;存储对各指令流的指令流优先权的存储器;控制器,在2个以上的指令发出要求同时指定一个功能单元的情况下,根据存储器中存储的优先权,决定对该功能单元发出解码指令。根据这种构成,能灵活调整指令流的处理性能及提高处理效率。