即时编译引擎自适应函数加载方法

    公开(公告)号:CN112558976A

    公开(公告)日:2021-03-26

    申请号:CN201910903889.7

    申请日:2019-09-24

    Abstract: 本发明公开一种即时编译引擎自适应函数加载方法,面向异构众核平台,包括以下步骤:S1、对于一个函数符号,执行引擎检查其是否为外部函数;S2、对于一个S1中标记的外部函数符号,执行引擎检查其是否为从核函数,并使用对应的动态链接库加载函数加载包含该外部函数符号的动态链接库;S3、从步骤S2中加载的动态链接库中获取外部函数入口地址;S4、使用步骤S3中获取的外部函数入口地址,对用户程序代码段进行GOT表覆写和重定位回填。本发明实现了异构众核程序对核组空间的有效利用,完善了面向异构众核平台的即时编译引擎的功能。

    面向主从融合架构处理器的指令调度优化装置和方法

    公开(公告)号:CN112527393A

    公开(公告)日:2021-03-19

    申请号:CN201910879804.6

    申请日:2019-09-18

    Abstract: 本发明公开一种面向主从融合架构处理器的指令调度优化装置和方法,基于以下模块:指令调度模块,用于接收含有目标机信息和指令序列的代码,还用于根据指令模板选择器提供的指令模板,对接收到的指令序列进行调度;指令模板选择器,用于接收代码中的目标机信息,并根据目标机信息,选择主核指令模板或者从核指令模板,将选择好的指令模板发送给指令调度模块;主核指令模板,用于描述主核指令的指令类型、指令的目标信息、可以在哪条流水线上执行该指令以及指令延迟信息;配置于编译器后端的从核指令模板。本发明进一步降低流水线阻塞发生的概率,优化处理器的指令调度过程,提高指令调度的准确性以及指令调度的性能指标,实现指令调度过程的优化。

    基于异构平台的常量数据访问优化方法

    公开(公告)号:CN112527264A

    公开(公告)日:2021-03-19

    申请号:CN201910886036.7

    申请日:2019-09-19

    Abstract: 本发明公开一种基于异构平台的常量数据访问优化方法,包括以下步骤:S1、进行中间表示降级,即结合目标后端信息对中间表示进行降级处理,将常量节点降级为目标相关的节点;S2、分析中间表示,寻找常量节点,即进行常量数据分析,对常量数据的类型、大小及范围进行计算,且根据不同的架构后端采用不用的算法进行代价评估,生成降级节点;S3、生成汇编代码,即将生成的降级中间表示翻译为指令,并建立相应的数据段。本发明实现了精细化、自动化的常量数据访问优化选择,保证程序能最大限度的利用内存,优化常量数据内存使用,使常量数据访问的性能得到进一步的提升,从而提升国产异构从核平台的性能。

    异构平台下宽度非对称向量兼容性的编译处理方法和装置

    公开(公告)号:CN112445488A

    公开(公告)日:2021-03-05

    申请号:CN201910831166.0

    申请日:2019-09-04

    Abstract: 本发明公开一种异构平台下宽度非对称向量兼容性的编译处理方法和装置,包括以下模块:编译器预处理模块,用于对非对称异构向量的统一声明,还用于通过编译选项来控制对应的数据和接口调用的target预处理,转换为对应平台自身适应的接口;编译器前端中端分析模块,用于根据接口的调用方式,进行内部中间表示的转换或者向量降级,生成对应平台的中间表示;编译器后端拆分模块,用于根据中间表示,生成对应的后端指令。本发明实现主从核编译器向量开发的继承性、减少用户程序异构编码限制,无需去关注异构平台对向量支持的差异性。

    基于向量计算的编译时低功耗优化方法

    公开(公告)号:CN112445316A

    公开(公告)日:2021-03-05

    申请号:CN201910794732.5

    申请日:2019-08-27

    Abstract: 本发明公开一种基于向量计算的编译时低功耗优化方法,包括以下步骤:编译器读入源程序,通过词法分析、语法分析、语义分析、控制流分析、数据流分析的优化分析手段,识别出向量计算参数为常量的情况并进行标记;编译器在分析出向量计算表达式中参数为立即数向量时,在进行表达式匹配时,调用向量静态预计算库进行计算,然后用计算后的结果替换原有的表达式;编译器分析出向量计算中参数为赋初值变量或者常量变量时,调用向量静态预计算库进行计算,然后用计算后的结果替换原有的表达式。本发明实现在编译时尽量挖掘向量数据的预计算能力的目的,挖掘向量数据的预计算能力,减少运行时的向量访存与计算,提高程序性能,降低处理器能耗。

    一种多线程模式下的快速段式编址配置和访问方法

    公开(公告)号:CN109240702A

    公开(公告)日:2019-01-18

    申请号:CN201810929684.1

    申请日:2018-08-15

    Abstract: 本发明公开一种多线程模式下的快速段式编址配置和访问方法,包括如下步骤:S101、用户程序中使用存储层次关键字;S102、编译器识别并处理用户程序中的关键字;S103、链接器处理重定位信息及多层次数据段;S104、加载器内存加载;S105、程序运行时读取内部寄存器。本发明在编译链接阶段识别和处理多层次存储关键字,程序加载阶段识别和处理多层次存储数据段,程序运行时充分利用CPU提供的内部寄存器获取本线程多层次存储数据段基址,提高了访存效率和灵活性。

    指令翻译装置和方法、指令处理装置和处理器

    公开(公告)号:CN102541611B

    公开(公告)日:2014-09-03

    申请号:CN201010597808.4

    申请日:2010-12-21

    CPC classification number: Y02D10/41

    Abstract: 一种指令翻译装置和方法、指令处理装置和处理器,所述指令处理装置包括,拆分单元,将逻辑运算指令拆分为多条单逻辑运算指令;转换单元,将所述单逻辑运算指令转换成具有预定格式的中间指令,所述预定格式包含逻辑值、源操作数和目标操作数;合并单元,合并预定指令及其定值点指令生成具有所述预定格式的合并指令;所述预定指令是指源操作数具有定值点指令的中间指令,所述预定指令的定值点指令是指对该预定指令的源操作数进行赋值的中间指令;所述合并指令的逻辑值通过数组索引所述预定指令及其定值点指令的逻辑值生成。本发明的指令翻译装置和方法、指令处理装置和处理器,提高了处理器处理逻辑运算的效率,降低了处理器的功耗。

    面向异构众核处理器的AI框架两级并行加速方法

    公开(公告)号:CN114661460B

    公开(公告)日:2025-05-20

    申请号:CN202210136541.1

    申请日:2022-02-15

    Abstract: 本发明公开一种面向异构众核处理器的AI框架两级并行加速方法,包括以下步骤:AI框架调用模型优化模块优化深度学习模型或者预训练好的模型,将其组织成更具可并行性的树形计算图;AI框架将优化后的树形计算图转换成由计算任务组成的线程池;线程管理模块根据相关性将线程池组织成不同的线程队列;线程管理模块监测各个核组的状态,如果发现某个核组处于空闲状态,则将某队列的计算任务调度到该核组上执行;当整个运行任务完成后,线程管理模块和核组管理模块均中止运行,等到下一次运行任务开始后。本发明可以充分利用异构众核的多级存储资源和计算能力,实现自动化的AI框架两级并行加速,显著提升AI框架在异构众核上的好用性和高性能。

    动态链接模式片上存储器空间分配方法

    公开(公告)号:CN114564150B

    公开(公告)日:2024-03-22

    申请号:CN202210185703.0

    申请日:2022-02-28

    Abstract: 本发明公开一种动态链接模式片上存储器空间分配方法,包括以下步骤:在程序源文件中为需要优化的数据添加动态链接模式局部存储器数据关键字__ldm;编译器判断该局部存储器变量是否位于动态库中;对于动态库中的局部存储器变量,在链接脚本中为其设置单独的PT_LOAD段;对于动态库中的局部存储器变量,在动态链接器中修正局部存储器数据地址。本发明能够有效避免动态库中LDM变量地址相互冲突的问题,显著提升了异构众核AI处理器的好用性。

    支撑异构众核全芯片视角的加速编程和编译方法

    公开(公告)号:CN112558978B

    公开(公告)日:2022-11-25

    申请号:CN201910918623.X

    申请日:2019-09-26

    Abstract: 本发明公开一种支撑异构众核全芯片视角的加速编程和编译方法,包括以下步骤:S1、识别__cross关键字声明的全局变量;S2、初始化操作;S3、全芯片加速模式的选择;S4、启动N个运算核组;S5、进入等待所有线程结束的状态;S6、进入等待S4中线程函数的状态信息的状态;S7、置线程结束的标志;S8、线程回收操作;S9、创建pthread线程;S10、线程绑定操作;S11、每个pthread线程将运算核组编号对应的运算核组启动;S12、进入等待线程结束的状态;S13、启动线程函数执行;S14、置线程结束的标志;S15、进行线程回收操作,更新加速核心的状态信息;S16、控制核心运行结束。本发明支持全芯片视角多模式的并行加速,以应对异构众核处理器的芯片特点和应用需求,为用户提供全片内存视角和全片资源管理方案。

Patent Agency Ranking