显示装置
    32.
    发明授权

    公开(公告)号:CN107003580B

    公开(公告)日:2020-11-10

    申请号:CN201580062617.9

    申请日:2015-11-13

    Abstract: 本发明的目的在于,在具有层级化的配线结构的显示装置中,抑制由于配线电阻、电容等根据层级不同而导致的显示质量降低。本发明的显示装置具有被层级化为P个层级(P为2以上的整数)的配线结构,采用按每Q个(Q为自然数)源极总线(SL)使视频信号的极性反转的Q列反转驱动方式,其中,多个源极总线(SL)被布设于多个层级,使得以与P和Q的最小公倍数的2倍的数相等的个数的源极总线(SL)为1组,在各水平扫描期间中在各层级中被施加正极性的视频信号的源极总线(SL)的个数与被施加负极性的视频信号的源极总线(SL)的个数一致。

    移位寄存器
    33.
    发明授权

    公开(公告)号:CN107533866B

    公开(公告)日:2020-05-15

    申请号:CN201680024298.7

    申请日:2016-04-21

    Abstract: 移位寄存器的单位电路(11)为了稳定化节点N2的电位设有晶体管Tr8,所述晶体管Tr8具有与节点N2连接的漏极端子、被施加截止电位的源极端子、与输出端子OUT连接的栅极端子。进一步,设有晶体管Tr9,所述晶体管Tr9具有与输出端子OUT连接的漏极端子、被施加截止电位的源极端子、被提供的初始化信号INIT的栅极端子。因此,不管初始化前的晶体管Tr8的状态,在初始化时将节点N2的电位控制为期望的电平,可靠地初始化移位寄存器。

    显示设备、驱动器
    34.
    发明公开

    公开(公告)号:CN110164390A

    公开(公告)日:2019-08-23

    申请号:CN201910034231.7

    申请日:2019-01-15

    Abstract: 一种显示设备及驱动器,抑制异形的显示部的亮度不均。显示设备具备:第m扫描信号线(Gm),其连接到多个子像素;第n扫描信号线(Gn),其与第m扫描信号线相比连接到较少数量的子像素;以及驱动器电路(GD1),其包含多级输出电路,驱动上述第m扫描信号线和上述第n扫描信号线,第m级输出电路(Xm)包含连接到第m扫描信号线的第m输出晶体管,第n级输出电路(Xn)包含连接到第n扫描信号线的第n输出晶体管,第n输出晶体管的驱动能力小于第m输出晶体管的驱动能力。

    移位寄存器和显示装置
    36.
    发明授权

    公开(公告)号:CN105493195B

    公开(公告)日:2019-08-02

    申请号:CN201480041198.6

    申请日:2014-07-18

    Abstract: 本发明的移位寄存器是将多个单位电路级联连接而成的移位寄存器,上述单位电路具备:第1输出晶体管,其电流路连接到被提供第1时钟信号的时钟端子与输出端子之间;第2输出晶体管,其电流路连接到上述输出端子与规定电位节点之间;设定部,其在控制信号为激活的情况下,将上述输出端子的信号电平设定为规定的信号电平;第1输出控制部,其在上述控制信号为激活的情况下,将上述控制信号的信号电平提供给上述第1输出晶体管的控制电极从而使上述第1输出晶体管截止;以及第2输出控制部,其在上述控制信号为激活的情况下,使上述第2输出晶体管截止。

    移位寄存器
    38.
    发明公开

    公开(公告)号:CN107533866A

    公开(公告)日:2018-01-02

    申请号:CN201680024298.7

    申请日:2016-04-21

    Abstract: 移位寄存器的单位电路(11)为了稳定化节点N2的电位设有晶体管Tr8,所述晶体管Tr8具有与节点N2连接的漏极端子、被施加截止电位的源极端子、与输出端子OUT连接的栅极端子。进一步,设有晶体管Tr9,所述晶体管Tr9具有与输出端子OUT连接的漏极端子、被施加截止电位的源极端子、被提供的初始化信号INIT的栅极端子。因此,不管初始化前的晶体管Tr8的状态,在初始化时将节点N2的电位控制为期望的电平,可靠地初始化移位寄存器。

    移位寄存器和显示装置
    40.
    发明公开

    公开(公告)号:CN105493195A

    公开(公告)日:2016-04-13

    申请号:CN201480041198.6

    申请日:2014-07-18

    Abstract: 本发明的移位寄存器是将多个单位电路级联连接而成的移位寄存器,上述单位电路具备:第1输出晶体管,其电流路连接到被提供第1时钟信号的时钟端子与输出端子之间;第2输出晶体管,其电流路连接到上述输出端子与规定电位节点之间;设定部,其在控制信号为激活的情况下,将上述输出端子的信号电平设定为规定的信号电平;第1输出控制部,其在上述控制信号为激活的情况下,将上述控制信号的信号电平提供给上述第1输出晶体管的控制电极从而使上述第1输出晶体管截止;以及第2输出控制部,其在上述控制信号为激活的情况下,使上述第2输出晶体管截止。

Patent Agency Ranking