一种嵌入式故障注入系统及其方法

    公开(公告)号:CN1945547A

    公开(公告)日:2007-04-11

    申请号:CN200610150972.4

    申请日:2006-10-31

    Abstract: 一种嵌入式故障注入系统及其方法,它涉及的是对容错式计算机系统进行测试与评估的技术领域。它为了克服现有技术无法真实准确地对计算机系统的可靠性进行测试和评估的问题。它的主控计算机(1)通过ISA总线/串口数据转换CPLD电路(2)、主控FPGA电路(3)与同步控制FPGA电路(4)、注入控制FPGA电路(5)、方向控制FPGA电路(6)、80×86处理器插脚(7)、80×86处理器插座(8)互相数据连接。它的步骤为:(一)启动系统;(二)初始化和自检;(三)发送故障模型参数;(四)设定锁存器的初值;(五)方向控制FPGA电路(6)设定方向;(六)同步控制FPGA电路(4)设定同步数据;(七)注入控制FPGA电路(5)设定注入数据;(八)记录结果;(九)显示结果。本发明能准确的对计算机系统的可靠性进行测试和评估。

    面向容错组合web服务的可靠性仿真工具

    公开(公告)号:CN105159746B

    公开(公告)日:2018-09-07

    申请号:CN201510531566.1

    申请日:2015-08-26

    Abstract: 面向容错组合web服务的可靠性仿真工具,涉及组合web服务可靠性仿真工具。本发明为了解决传统的可靠性评估方法不适用于评估组合web服务的可靠性的问题。本发明包括:BPEL信息处理模块,用于将BPEL描述的组合web服务结构转换为含有容错策略的组合web服务关系树模型FTWS‑CDT;用户自定义模块,用户通过用户自定义模块的图形设计界面自定义组合web服务的体系结构分支节点的分支类型,并将自定义组合web服务的体系结构转换成组合web服务关系树模型FTWS‑CDT;可靠性仿真评测模块,进行仿真试验,并对单个服务可靠性、服务连接可靠性以及运行剖面对系统可靠性的影响进行分析;仿真结果输出模块,用于输出本次仿真结果。本发明适用于组合web服务的可靠性仿真。

    面向容错组合web服务的可靠性仿真工具

    公开(公告)号:CN105159746A

    公开(公告)日:2015-12-16

    申请号:CN201510531566.1

    申请日:2015-08-26

    Abstract: 面向容错组合web服务的可靠性仿真工具,涉及组合web服务可靠性仿真工具。本发明为了解决传统的可靠性评估方法不适用于评估组合web服务的可靠性的问题。本发明包括:BPEL信息处理模块,用于将BPEL描述的组合web服务结构转换为含有容错策略的组合web服务关系树模型FTWS-CDT;用户自定义模块,用户通过用户自定义模块的图形设计界面自定义组合web服务的体系结构分支节点的分支类型,并将自定义组合web服务的体系结构转换成组合web服务关系树模型FTWS-CDT;可靠性仿真评测模块,进行仿真试验,并对单个服务可靠性、服务连接可靠性以及运行剖面对系统可靠性的影响进行分析;仿真结果输出模块,用于输出本次仿真结果。本发明适用于组合web服务的可靠性仿真。

    基于USB端口的多台设备之间通信装置

    公开(公告)号:CN102253912B

    公开(公告)日:2013-11-06

    申请号:CN201110141482.9

    申请日:2011-05-27

    Abstract: 基于USB端口的多台设备之间通信装置,涉及一种通信设备。本发明解决了现有采用USB端口实现通信的过程中,不能够实现多台设备之间的通信问题。本发明所述的通信装置由一个CPLD电路、多个CY7C68013电路和多个USB通信端口组成,所述CPLD电路的多个通信端口分别与一个CY7C68013电路的通信端口相连接,每个CY7C68013电路的串行数据通信端口与一个USB通信端口连接。所述通信装置发送或者接收数据的数据帧的格式为:1位地址位,6位数据位,1位CRC校验位。本发明所述的基于USB端口的多台设备之间通信装置,能够实现多台设备之间通过USB端口进行数据传输,适用于服务器、PC机、掌上电脑、单片机系统、等具有USB串行通信端口的电子设备之间的通信连接。

    一种1394总线的故障注入装置的故障注入方法

    公开(公告)号:CN102222032B

    公开(公告)日:2013-10-30

    申请号:CN201110132593.3

    申请日:2011-05-20

    Abstract: 一种1394总线的故障注入装置的故障注入方法,属于电子测试领域,本发明为解决现有技术的测试方法没有综合考虑故障模式各方面因素,因此其评价结果准确性差的问题。本发明的FPGA的逻辑保存输入输出端与EEPROM的输入输出端相连,FPGA的数据缓冲输入输出端与SRAM的输入输出端相连,FPGA的第一1394芯片输入输出端与第一物理层接口芯片的第一输入输出端相连,第一物理层接口芯片的第二输入输出端为第一1394总线接口,FPGA的第二1394芯片输入输出端与第二物理层接口芯片的第一输入输出端相连,第二物理层接口芯片的第二输入输出端为第二1394总线接口,FPGA通过RS232串行总线与宿主机相连。

Patent Agency Ranking