-
公开(公告)号：CN117812994A
公开(公告)日：2024-04-02
申请号：CN202311844782.2
申请日：2023-12-28
Applicant: 华中科技大学
Abstract: 本发明提供了梯度掺杂的多层相变存储器、电操作方法及其制备方法，属于微电子技术领域，多层相变存储器单元包括：衬底、下电极、绝缘层、上电极和相变功能层；相变功能层设置在绝缘层中的孔内，相变功能层从下而上包括：第一相变层、第一隔离层、第二相变层、第二隔离层和第三相变层；同一相变存储单元中的第一相变层、第二相变层和第三相变层为同种元素掺杂的同种相变薄膜，掺杂的元素含量存在梯度差异，用于在不同脉冲信号的作用下形成不同的相变程度，呈现多种阻态，实现阻态四值特性和电阻缓变特性。本发明可以实现阻态四值特性和电阻缓变特性，不仅满足二进制存储的条件，有利于提高多层相变存储器的存储容量，且能实现相变突触功能。
-
-
公开(公告)号：CN116631475A
公开(公告)日：2023-08-22
申请号：CN202310557030.1
申请日：2023-05-17
Applicant: 华中科技大学
Abstract: 本发明提供了一种三维相变存储器1S1R模块的仿真系统及方法，属于相变存储器领域，仿真系统具体包括：OTS选通模块、PCM电学计算模块、PCM温度计算模块、PCM相变状态模块和PCM电阻计算模块；OTS选通模块用于在外部激励下处于开启状态或者关闭状态，计算开态电流和关态电流；PCM温度计算模块用于计算相变存储器件的温度；PCM相变状态模块用于根据相变存储器件的温度计算相变介质所处的状态；PCM电阻计算模块用于计算相变存储器件的阻值；PCM电学计算模块用于计算t+1时刻相变存储器件的电流。本发明确定了OTS选通模块和相变存储器件之间的匹配关系。
-
公开(公告)号：CN114744110A
公开(公告)日：2022-07-12
申请号：CN202210333560.3
申请日：2022-03-31
Applicant: 华中科技大学
Abstract: 本发明提供了一种基于晶格匹配的化合物掺杂Ge‑Sb‑Te相变材料和相变存储器，属于微纳米电子技术领域，其化学式为(MA)x(Ge‑Sb‑Te)1‑x，其中，MA为面心立方结构的高熔点化合物，其熔点大于900K，面心立方结构的高熔点化合物MA与Ge‑Sb‑Te体系晶格匹配，x代表面心立方结构化合物分子数占总分子数的百分比，0
-
![磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n晶体结构模型的构建方法](/CN/2020/1/167/images/202010836395.jpg)
公开(公告)号：CN111952362B
公开(公告)日：2022-03-11
申请号：CN202010836395.4
申请日：2017-11-17
Applicant: 华中科技大学
IPC: H01L29/66
Abstract: 本发明公开了一种磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n晶体结构模型的构建方法，包括如下步骤：第一步，建立超晶格材料[GeTe/Sb2Te3]n表面结构；第二步，选择表面结构进行磁性原子掺杂，建立磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n表面模型；第三步，对磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n模型进行结构优化及静态自洽计算；第四步，计算得到磁性原子掺杂后的表面能带图及未掺杂时的纯净超晶格材料表面能带图；第五步，对比分析得到磁性原子掺杂后超晶格材料GeTe/Sb2Te3表面能带结构的变化，确定磁性原子掺杂对材料拓扑绝缘性能的影响。通过对不同的掺杂元素引入初始超晶格材料的方案进行构建，能带结构图能够明显看出掺杂后的超晶格材料的表面能带结构的狄拉克点打开，同时引发能带产生自旋劈现象。
-
Patent Agency Ranking
![能实现拓扑绝缘体表面态调控的超晶格[GeTe/Sb2Te3]n材料](/CN/2020/1/167/images/202010836781.jpg)
公开(公告)号：CN111952363B
公开(公告)日：2021-12-21
申请号：CN202010836781.3
申请日：2017-11-17
Applicant: 华中科技大学
IPC: H01L29/66
Abstract: 本发明公开了一种能实现拓扑绝缘体表面态调控的超晶格[GeTe/Sb2Te3]n材料，在初始超晶格[GeTe/Sb2Te3]n材料中加入掺杂元素，所述掺杂元素包括锰Mn或铬Cr或钐Sm中的至少一种，以破坏所述超晶格[GeTe/Sb2Te3]n材料的时间反演对称性，使得其表面能带结构的狄拉克点打开，同时产生能带自旋劈裂现象。通过将掺杂元素引入初始超晶格材料，与现有技术相比能够有效解决拓扑绝缘体表面态狄拉克锥调控不易、狄拉克点无法被打开等问题。
-
公开(公告)号：CN113628653A
公开(公告)日：2021-11-09
申请号：CN202110785782.4
申请日：2021-07-12
Applicant: 华中科技大学
IPC: G11C13/00 , G02F3/00 , H03K19/173
Abstract: 本发明公开了一种基于相变材料的全光布尔逻辑器件及其二元逻辑实现方法，包括分两级连接的三个Y分支型波导结构与两个相变功能单元组成；逻辑实现方法上，设置两个Y分支上的四个端口为输入端，由于相变材料受到光脉冲的脉冲宽度调节，因此采用光延时器对不同输入脉冲进行延时，再通过Y分支结构进行两两耦合，得到新的组合脉冲，作用于直波导上覆盖的相变功能单元使之升温，产生晶化/非晶化的相变；利用两种状态下巨大的光学性质差异特点，通过探测光对其状态进行读取。通过两个步骤的操作，可在该结构中实现全部16种二元布尔逻辑运算。本发明具有抗电磁干扰，可并行操作优势，且实现了16种二元布尔逻辑计算。
-
公开(公告)号：CN113072915A
公开(公告)日：2021-07-06
申请号：CN202110312530.X
申请日：2021-03-24
Applicant: 华中科技大学
Abstract: 本发明提供一种基于氧掺杂的Sb2Te3相变材料、相变存储器及制备方法，属于微纳电子技术领域，其采用简单的掺杂工艺实现对Sb2Te3的微观结构及器件特性进行全面调控的方法及其应用，在Sb2Te3相变层中形成“壳‑核”微观结构，其中，非晶低热导率的“壳层”晶界起到类似于异质界面的作用，对发生相变的晶粒也即“核”部进行物理隔断，并起到热阻作用，改善电热利用效率，降低RESET功耗。其中，非晶壳层晶界阻隔Sb2Te3晶粒在相变过程中的原子迁移，提高器件的可靠性及循环擦写次数。同时，掺杂元素与核部相变材料元素成键，可有效提高相变材料的非晶稳定性，以上方面综合作用，能全方位地改善器件的综合性能。
-
公开(公告)号：CN113013329A
公开(公告)日：2021-06-22
申请号：CN202110196024.9
申请日：2021-02-22
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种透明的自选色的异质结忆阻器及其制备方法，属于集成微电子器件技术领域。异质结忆阻器包括：透明衬底，附着于透明衬底上的透明下电极，附着于透明下电极上的功能层，以及附着于功能层上的透明上电极；功能层由氧化物和ZnS构成，氧化物作为开关介质层，ZnS作为颜色调控层和开关介质层，通过改变ZnS的厚度来实现不同颜色的选择。本发明通过对该忆阻器中关键的功能层组成进行改进，利用ZnS和氧化物的阻变特性，可实现基础忆阻器的基本功能；利用ZnS的厚度可调节器件的颜色选取；同时，由于器件本身材料具有良好的透明特性，因此具有良好的显示特性。
-
公开(公告)号：CN112701221A
公开(公告)日：2021-04-23
申请号：CN202011565602.3
申请日：2020-12-25
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于纳米电流通道的相变存储器，使用的纳米电流通道层结构用以限制电流的路径，使得电流在流经该层时从高电导率纳米晶粒进入相变层，电流被限制在纳米电流通道中，该纳米级导电通道大大减小了相变层与电极层之间的接触面积，并极大地提高了局部接触部位的电流密度，提高了电流在相变层中的产热效率。同时，低电导率低热导率的绝缘绝热材料阻止了相变层中的热量向电极层散失，提高了相变层的电热利用效率。与采用更先进制程制作的尽可能小的相变单元相比，本发明能够突破工艺限制，进一步缩小电极与相变材料的有效接触面积，工艺简单，使得相变存储器能够轻松实现操作功耗降低。
-
-
-
-
-
-
-
-
-
Search Results
149
records
(took 0.034 seconds)
