-
公开(公告)号：CN114628247A
公开(公告)日：2022-06-14
申请号：CN202210515987.5
申请日：2022-05-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L21/28 , H01L21/331 , H01L29/423 , H01L29/49 , H01L29/739
Abstract: 本申请涉及半导体器件领域，提供一种IGBT器件的制造方法及IGBT器件。所述IGBT器件的制造方法包括：在硅衬底中形成深沟槽；在深沟槽内形成附着于深沟槽的槽壁的栅氧化层薄膜；在深沟槽内形成附着于栅氧化层薄膜的金属薄膜种子层；在具有金属薄膜种子层的深沟槽内填充金属钨形成钨栅极及钨栅极总线。本申请采用金属钨材料作为栅极材料，由于金属钨材料的电阻率比多晶硅材料的电阻率低两个数量级，利用钨栅极和钨栅极总线替代多晶硅栅极和栅极总线，显著降低IGBT器件的栅极电阻，从而降低栅极总线的电阻延迟，避免IGBT器件开关不一致的问题。
-
公开(公告)号：CN114267724B
公开(公告)日：2022-05-31
申请号：CN202210192181.7
申请日：2022-03-01
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，该晶体管包括：衬底，形成有高压N型阱；紧邻设置的第一N型漂移区、P型体区和第二N型漂移区，形成于高压N型阱；第一张应变区，形成于第一N型漂移区；第二张应变区，形成于第二N型漂移区；第一漏极，形成于第一张应变区；第二漏极，形成于第二张应变区；第一源极和第二源极，形成于P型体区；衬底极，形成于第一源极与第二源极之间；第一栅极，形成于第一N型漂移区和P型体区的上表面；第二栅极，形成于P型体区和第二N型漂移区的上表面，第二栅极与第一栅极之间形成有间隔。通过本发明提供的晶体管能够提高沟道内载流子的迁移率，提升晶体管的驱动能力和速度。
-
公开(公告)号：CN114545139A
公开(公告)日：2022-05-27
申请号：CN202210365325.4
申请日：2022-04-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本发明实施例提供一种测试装置及方法，该测试装置包括：至少一组测试模块，每组测试模块均设有接口，用于接入待测器件；每组测试模块之间为并联连接；设置模块，用于设置所述待测器件的工作温度及输入测试信号至所述测试模块；分析模块，用于根据所述测试模块的输出信号确定所述待测器件的性能参数。该测试装置能够有效评估器件的可靠性。
-
公开(公告)号：CN114512406A
公开(公告)日：2022-05-17
申请号：CN202210411907.1
申请日：2022-04-19
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L21/336 , H01L29/06
Abstract: 本发明实施例提供一种超结器件的制造方法，属于芯片技术领域。所述超结器件的制造方法包括：在半导体衬底上，采用多次外延生长技术，分层制作第一导电类外延层；以及在每层第一导电类外延层上，制作并填充第二导电类型区，形成第一导电类型区与所述第二导电类型区交替排列的结构。把多次外延和深沟槽单次外延填充两种工艺相结合制作超结器件，在器件结构上对比多次外延工艺能够获得浓度分布均匀的P柱，对比深沟槽单次外延填充工艺能够获得较好的沟槽深度均一性及避免了P柱空洞；在器件性能上对比两种工艺能够获得更符合设计要求的击穿电压同时又能保证击穿电压有良好的均一性。
-
公开(公告)号：CN114446946A
公开(公告)日：2022-05-06
申请号：CN202210016566.8
申请日：2022-01-07
Applicant: 北京智芯微电子科技有限公司 , 北京大学 , 国网浙江省电力有限公司 , 国家电网有限公司
Abstract: 本申请提供一种可控硅整流器(Silicon Controlled Rectifier，SCR)器件，SCR器件包括高压P阱区和高压N阱区。所述高压P阱区依次设置有第一P+掺杂区和第一N+掺杂区。所述高压N阱区依次设置有第二P+掺杂区和第二N+掺杂区，所述第一N+掺杂区的下方设置有预设常压P阱区和/或所述第二P+掺杂区的下方设置有预设常压N阱区。本申请的SCR器件和芯片中，在高压P阱区中的第一N+掺杂区的下方构成预设常压P阱区和/或在高压N阱区中的第二P+掺杂区的下方构成预设常压N阱区，提高了SCR器件发射极注入载流子的复合效率，抑制SCR器件在导通过程中的再生反馈作用，提高维持电流，避免SCR器件在静电防护冲击下出现闩锁现象。
-
Patent Agency Ranking
公开(公告)号：CN114420182A
公开(公告)日：2022-04-29
申请号：CN202210318852.X
申请日：2022-03-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
IPC: G11C13/00
Abstract: 本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
-
公开(公告)号：CN114414999A
公开(公告)日：2022-04-29
申请号：CN202210184553.1
申请日：2022-02-28
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种芯片工艺角检测电路、方法和芯片，该电路包括：对称振荡环RO及至少两个非对称振荡环ARO1和ARO2；所述对称振荡环RO，用于根据振荡次数检测所述芯片的SS、TT、FF工艺角，所述振荡次数是通过所述对称振荡环RO对应的计数单元获取；所述非对称振荡环ARO1和所述非对称振荡环ARO2，用于根据振荡次数检测所述芯片的FS、SF工艺角，所述振荡次数是通过所述非对称振荡环ARO1和所述非对称振荡环ARO2分别对应的计数单元获取。该电路增大了工艺角检测范围和工艺角检测的温度范围，提高了检测精度。
-
公开(公告)号：CN114397562A
公开(公告)日：2022-04-26
申请号：CN202210296257.0
申请日：2022-03-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种芯片EMC抗扰度自动测试方法及系统，属于芯片测试技术领域。所述方法包括：获取待测芯片参数信息；基于所述待测芯片参数信息确定芯片的初始测试参数；基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果；其中，每一轮测试的测试参数为经预设修调规则调整后的测试参数；其中，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。本发明方案不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
-
公开(公告)号：CN114361243A
公开(公告)日：2022-04-15
申请号：CN202210275705.9
申请日：2022-03-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78 , H01L21/285 , H01L21/336
Abstract: 本发明实施例提供一种全隔离横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片技术领域。该全隔离横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区以及位于所述半导体衬底上的N型阱区、P型阱区和N型漂移区，所述全隔离横向双扩散金属氧化物半导体场效应管还包括栅氧化介质层，其中，所述栅氧化介质层位于所述栅极区和所述N型漂移区之间，其中，所述漏极区包括漏极重掺杂区和漏极轻掺杂区，所述源极区包括源极重掺杂区和源极轻掺杂区。该LDMOSFET结构有可调长度的漏极轻掺杂区和源极轻掺杂区，并基于漏极轻掺杂区、源极轻掺杂区和栅氧化介质层实现漏极区和栅极区的全隔离，有效提高LDMOSFET开态击穿电压。
-
公开(公告)号：CN113990942B
公开(公告)日：2022-04-15
申请号：CN202111623306.9
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明提供一种圆形对称结构的LDMOS器件及其制备方法，包括：衬底、栅介质层和栅电极；衬底上划分有第一区域，第一区域形成有高压阱区；第一区域包括第二区域和第三区域；第二区域形成有体区，第三区域形成有漂移区，漂移区和体区位于高压阱区内；第二区域包括第四区域和第五区域，第四区域经离子注入形成源区；第三区域包括第六区域和第七区域；第七区域经离子注入形成漏区；栅介质层形成在第五区域和第六区域上方；栅介质层包括薄氧区和场氧区；场氧区表面划分有第八区域；栅电极设置在第八区域与薄氧区上。采用中心对称布局，消除工艺梯度误差，提升量产工艺的良率、均匀性和一致性；采用圆形场板结构，提升器件的击穿电压和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
475
records
(took 0.042 seconds)
