公开(公告)号：CN117891513A

公开(公告)日：2024-04-16

申请号：CN202311865803.9

申请日：2023-12-29

Applicant: 北京微核芯科技有限公司

Inventor： 商家玮 ,  李祖松 ,  郇丹丹

IPC: G06F9/38 ,  G06F12/0877

Abstract: 本申请提供一种基于微指令高速缓存的分支指令的执行方法和装置，涉及计算机技术领域。该方法包括：获取目标分支指令的分支预测结果；在分支预测结果为分支预测错误的情况下，同时访问微指令高速缓存和指令高速缓存主流水线，判断预设的微指令高速缓存中是否包括目标分支指令对应的纠错后的分支，并同步将纠错后的分支从取指目标队列发射进入指令高速缓存主流水线；其中，微指令高速缓存中缓存有预测错误的分支指令纠错后的分支；基于判断结果控制指令高速缓存主流水线，执行纠错后的分支。通过对微指令高速缓存和指令高速缓存主流水线并行访问，可以更快速，更好地执行分支指令，从而在一定程度上降低因分支指令预测错误产生的影响。

公开(公告)号：CN117472797A

公开(公告)日：2024-01-30

申请号：CN202311828923.1

申请日：2023-12-28

Applicant: 北京微核芯科技有限公司

Inventor： 李祖松 ,  郇丹丹 ,  商家玮

IPC: G06F12/0871 ,  G06F12/0895

Abstract: 本发明提供一种非对齐地址访存指令的处理方法、装置及电子设备，涉及计算机技术领域，该方法包括：确定待处理访存指令是否为非对齐地址访存指令；在所述待处理访存指令为非对齐地址访存指令的情况下，基于所述待处理访存指令的访存地址，确定所述待处理访存指令对应的至少一个访存操作，各所述访存操作均为未跨高速缓存行的访存操作；执行所述至少一个访存操作，得到所述至少一个访存操作对应的数据；基于所述至少一个访存操作对应的数据，写回所述待处理访存指令。本申请的方案，能够提高非对齐地址访存指令的处理效率。

公开(公告)号：CN115951937B

公开(公告)日：2023-06-30

申请号：CN202310225470.7

申请日：2023-03-10

Applicant: 北京微核芯科技有限公司

Inventor： 李祖松 ,  郇丹丹 ,  商家玮 ,  杨婷 ,  邱剑

IPC: G06F9/30 ,  G06F12/02

Abstract: 本公开提出一种处理器中向量指令填表和查表方法、装置及电子设备，方法包括：在处理器预设的存储空间配置向量指令查询表，其中，向量指令查询表的存储容量为项数与存储项位数的乘积，并确定待填表的候选向量寄存器对应的填表类型，其中，填表类型包括第一类型和第二类型，第一类型为寄存器宽度与寄存器分组最大数量的乘积大于等于存储容量，第二类型为寄存器宽度与寄存器分组最大数量的乘积小于存储容量，并利用与填表类型对应的填表规则，将多个候选向量寄存器中的目标向量寄存器存储的第一元素写入向量指令查询表，以及利用预设的查表规则，从向量指令查询表中获取待查询的第二元素，能够提高处理器性能。

公开(公告)号：CN116127261A

公开(公告)日：2023-05-16

申请号：CN202310417588.X

申请日：2023-04-19

Applicant: 北京微核芯科技有限公司

Inventor： 李祖松 ,  郇丹丹 ,  杨婷 ,  商家玮 ,  邱剑

IPC: G06F17/16 ,  G06F7/498 ,  G06F7/544

Abstract: 本公开提出一种处理器中矩阵乘累加方法、装置及电子设备，方法包括：获取处理器中待计算的第一矩阵、第二矩阵以及第三矩阵，其中，第一矩阵与第二矩阵为乘法运算关系，第三矩阵与乘法运算的结果为加法运算关系，以及基于预设的矩阵乘累加指令，分别将第一矩阵和第二矩阵中的元素依次写入第一向量寄存器组和第二向量寄存器组，将第三矩阵中的元素依次写入第三向量寄存器组，并将第一向量寄存器组与第二向量寄存器组中元素相乘以得到中间元素，并将中间元素与第三向量寄存器组中的元素进行累加，并将累加结果写入第三向量寄存器组，能够在处理器中设计专门的向量矩阵乘累加指令，提高处理器处理数据的性能。