一种逆D类功率单元及全数字射频发射前端集成电路结构

    公开(公告)号:CN104980173A

    公开(公告)日:2015-10-14

    申请号:CN201410138677.1

    申请日:2014-04-08

    Applicant: 北京大学

    Abstract: 本发明涉及一种逆D类功率单元,以及采用该逆D类功率单元的全数字射频发射前端集成电路结构。该逆D类功率单元采用I/Q正交-差分四相结构,差分的两条支路分别由I/Q两路并联而成,每一路均使用两层或多层共源共栅晶体管;I/Q两路在漏极直接相连,形成电流加和。逆D类放大单元的四相LO使用25%占空比的LO信号,由静态与逻辑门控制,从共源管的栅极输入。该射频发射前端集成电路结构包括四相二分频LO信号产生电路,LO驱动/控制电路,以及上述逆D类功率单元。本发明的射频发射前端的输入-输出响应具有良好的单调性和一致性,具有良好的适配性和可重构性,制造成本低,是一种高性能的全数字正交上变频发射机。

    一种结合时间数字转换器的多位比较器及电压数字化方法

    公开(公告)号:CN104935344A

    公开(公告)日:2015-09-23

    申请号:CN201410160251.6

    申请日:2014-04-21

    Applicant: 北京大学

    Abstract: 本发明涉及一种结合时间数字转换器的多位比较器及电压数字化方法。该多位比较器包括1位比较器、时间数字转换器、反相器、异或门,所述1位比较器的输入端连接输入信号的正负端和时钟信号;所述异或门的输入端连接所述1位比较器的输出端;所述时间数字转换器的输入端连接所述异或门的输出端和经所述反相器处理后的时钟信号。本发明利用比较器在低电压下判决时间随输入电压减少而增大的关系,将判决时间经过TDC转换成对应的数字代码,从而实现低功耗、高精度的小信号电压的数字化,具有低功耗、适应低电压设计及面积小速度快等优点。

    一种基于印刷电路板的集成定向耦合器

    公开(公告)号:CN103378393A

    公开(公告)日:2013-10-30

    申请号:CN201210114031.0

    申请日:2012-04-17

    Applicant: 北京大学

    Abstract: 本发明提供一种基于印刷电路板的集成定向耦合器,包括:第一线圈,由第M层金属绕成,交叉部分由第M-1层金属连接;第二线圈,与所述第一线圈耦合,由第N层金属绕成,交叉部分由第N+1层金属连接,其中N≥1,M≥N+2,N、M为正整数;两个可调电容,其一连接所述输入端和所述直通端,另一个连接所述耦合端和所述隔离端;以及两个跨接电容,其一连接所述直通端与所述耦合端,另一个连接所述输入端与所述隔离端。本发明的集成定向耦合器,可在PCB上集成,具有面积小、输入损耗小、耦合度好、隔离度好、调谐性强的特点。

    一种采用延迟控制泄放支路的差分E类功率放大器

    公开(公告)号:CN103281039A

    公开(公告)日:2013-09-04

    申请号:CN201310129783.9

    申请日:2013-04-15

    Applicant: 北京大学

    Abstract: 本发明公开一种采用延迟控制泄放支路的差分E类功率放大器,该功率放大器在差分支路设置并联的晶体管组成电流泄放支路,在泄放支路的信号控制端接入电感使控制信号产生相位延迟。本发明利用辅助泄放支路以降低寄生电阻的影响,提高功率放大器的效率;利用电感对控制信号进行延迟,以优化晶体管在不同时间的功率损失。本发明的E类功率放大器具有结构简单、效率高、制造成本低和便于在片集成的优点。

    一种射频前端电路结构
    35.
    发明公开

    公开(公告)号:CN102170296A

    公开(公告)日:2011-08-31

    申请号:CN201110102585.4

    申请日:2011-04-22

    Applicant: 北京大学

    Abstract: 本发明提供了一种射频前端电路结构,包括接收机射频前端和发射机射频前端,所述接收机射频前端结构中的低噪声放大器与阻抗匹配网络之间接入第一开关管,所述低噪声放大器与电源之间接入第二开关管;所述发射机射频前端结构中的射频功率放大器与阻抗匹配网络之间接入第三开关管,所述射频功率放大器与电源之间接入第四开关管;上述开关管的开启由数字基带产生的使能信号控制,所述低噪声放大器和射频功率放大器复用同一个片外电感,所述片外电感与接收天线连接。本发明的射频前端电路结构省去双工器,电路结构简单,并能保证收发机的两种状态正常工作;将两个片外电感节省为一个,减少无源器件的成本和面积;保证收发机的各项性能。

    一种孔洞有序排列的多孔硅的制备方法

    公开(公告)号:CN101249962B

    公开(公告)日:2010-11-17

    申请号:CN200810101961.6

    申请日:2008-03-14

    Applicant: 北京大学

    Abstract: 本发明公开了一种孔洞有序排列的多孔硅的制备方法,属于微加工技术领域。该方法首先将硅衬底表面抛光或选择已经单面或双面抛光的硅衬底;在硅衬底表面预制若干个与多孔硅的孔洞宽度相匹配的凹槽,凹槽的排列与所述多孔硅的孔洞分布一致,对上述带有凹槽的硅片进行阳极腐蚀,即可形成孔洞有序排列的多孔硅。采用本发明,多孔硅孔洞将沿着凹槽方向整齐排列,工艺简单、可靠,降低有序多孔硅的制备成本。而且通过预先设计凹槽的方向或排列方式,可有效制备一维或二维孔洞有序排列的多孔硅。

    一种低功耗单端输入差分输出低噪声放大器

    公开(公告)号:CN101282110B

    公开(公告)日:2010-07-28

    申请号:CN200810104950.3

    申请日:2008-04-25

    Applicant: 北京大学

    Abstract: 本发明公开了一种低功耗单端输入差分输出低噪声放大器,属于射频通讯技术领域。该放大器包括输入匹配电路,相互连接的第一级放大电路、第二级共栅放大电路和第二级共源放大电路,以及输出负载匹配电路,输入匹配电路与第一级放大电路连接,第一级放大电路和第二级共源放大电路之间设置一控制电路,该控制电路,用于控制流向第二级共源放大电路的直流电流流入第一级放大电路,同时阻止第一级放大电路输出的射频信号射频信号流向第二级共源放大电路的源端,第二级共栅放大电路和第二级共源放大电路分别连接一输出负载匹配电路。本发明可使系统功耗降低一半,且第二级放大电路对称,保证了差分信号的输出噪声、相位和增益更加对称。

    双环路频率综合器及双环路频率综合器的调谐方法

    公开(公告)号:CN101483435A

    公开(公告)日:2009-07-15

    申请号:CN200810055732.5

    申请日:2008-01-08

    Applicant: 北京大学

    Abstract: 本发明提供了一种双环路频率综合器及双环路频率综合器的调谐方法,属于射频通讯技术领域。该频率综合器包括一由两个环路分别控制两组可变电容的压控振荡器,其中,粗调环路和细调环路分别包括鉴相鉴频器、电荷泵、环路滤波器和分频器,在粗调环路的电荷泵与鉴相鉴频器之间设置一死区产生电路,用于使鉴相鉴频器输出信号小于一预定宽度脉冲信号的被去除。当输出频率远离目标频率时粗调环路工作,粗调环路带宽较大,可加快锁定速度;当输出频率接近目标频率时,死区电路使得粗调环路停止工作,此时只有细调环路工作,细调环路带宽较小,可保证锁定时的相噪声。本发明能够在频率带宽、锁定速度和相噪声之间得到较好的折衷,具有很好应用价值。

    一种多孔硅片及其制备方法

    公开(公告)号:CN100440489C

    公开(公告)日:2008-12-03

    申请号:CN200610144144.X

    申请日:2006-11-28

    Applicant: 北京大学

    Abstract: 本发明公开了一种多孔硅片及其制备方法(Silicon on Porous-silicon,SOP)。本发明所提供的多孔硅片,包括位于正面的硅层和与硅层一体成型的多孔硅层。本发明利用多孔硅电化学加工技术在硅衬底上生长多孔硅能够有效提高衬底电阻率,从而非常适合制备低损耗的射频有源无源器件、微波传输线及射频集成电路等等,所预制而得的新型高品质高阻硅片,能够有效提高电路、器件等各方面性能,而且这种新型硅片解决方案成本低廉,工艺简单,不影响后续电路器件制备,与标准微电子工艺完全兼容。

    SOC芯片制备方法
    40.
    发明授权

    公开(公告)号:CN100352038C

    公开(公告)日:2007-11-28

    申请号:CN200510130744.6

    申请日:2005-12-27

    Applicant: 北京大学

    Abstract: 本发明提供一种SOC芯片制备方法,在芯片制备过程中,衬底的位于电路一面上设置一正面电极,该正面电极的形状根据衬底上要生成的多孔硅结构不同而不同,其中,电极材料可使用高掺杂多晶硅多晶硅或P+注入层。针对SOC串扰隔离,多晶硅电极或P+注入层设计为条状;针对射频集成电感,正面电极呈低阻导电带相间隔状。本发明可以实现多孔硅背向选择性的可控生长,而不必变更常规的CMOS工艺步骤,易于实现。

Patent Agency Ranking