-
公开(公告)号：CN117651989A
公开(公告)日：2024-03-05
申请号：CN202280001913.8
申请日：2022-06-24
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3208 , G09G3/32 , G09G3/3225
Abstract: 本公开提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、第一储能电路、第一驱动电路、第二驱动电路、第一驱动控制电路、第二驱动控制电路、第二储能电路和第一控制数据电压写入电路；第一控制数据电压写入电路在第一写入控制信号的控制下，控制将第一控制数据电压写入第三节点；第一驱动电路的第一端和所述第二驱动电路的第一端都与电源电压端电连接，第一驱动电路在其控制端的电位的控制下，驱动发光元件，第二驱动电路用于在其控制端的电位的控制下，驱动发光元件。本公开能够用于多灰阶显示，实现超常规256灰阶显示，能够在不大幅提高成本的前提下，增加显示灰阶个数。
-
公开(公告)号：CN117460992A
公开(公告)日：2024-01-26
申请号：CN202280001406.4
申请日：2022-05-24
Applicant: 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/13
Abstract: 本公开实施例提供一种显示面板，包括阵列基板、对置基板、阵列基板和对置基板之间的隔垫物；阵列基板包括基底和基底上的多条信号线，多条信号线包括多条第一信号线和多条第二信号线，多条第一信号线和多条第二信号线交叉限定出多个第一区域，多个第一区域包括多个第一像素区、至少一个第二像素区和至少一个冗余区；第一信号线沿第一方向延伸，第二信号线包括沿第二方向延伸的本体部，至少一条第二信号线还包括与本体部连接的弯折部；第二像素区和冗余区位于弯折部沿第一方向的两侧，且弯折部朝向冗余区凸出；第二像素区在基底上的正投影面积大于第一像素区在基底上的正投影面积；隔垫物在基底上的正投影与冗余区在基底上的正投影至少部分交叠。
-
公开(公告)号：CN117316877A
公开(公告)日：2023-12-29
申请号：CN202311548954.1
申请日：2023-11-20
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
Abstract: 本公开是关于一种显示面板，该显示面板包括像素电路，多个像素电路的外围设有水汽阻挡区，水汽阻挡区设有与第一绝缘层同层设置的至少两个阻挡部，第一绝缘层两侧的第二绝缘层分别填充于相邻两个阻挡部之间。在水汽阻挡区，水汽的入侵路径由第一绝缘层分别与两侧第二绝缘层的交界面，变为仅能从两个第二绝缘层的交界面进入，减小了水汽进入像素电路的途径，并且阻挡部能够延长水汽进入的路径，从而大大减小水汽进入像素电路的概率，减缓对像素电路中各个器件性能的影响。本公开还提供一种上述显示面板的制作方法以及包括上述显示面板的显示装置。
-
公开(公告)号：CN111584587B
公开(公告)日：2023-09-01
申请号：CN202010431623.X
申请日：2020-05-20
Applicant: 京东方科技集团股份有限公司
IPC: H10K59/123 , H10K59/131 , H10K59/126 , H10K71/00
Abstract: 本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法和拼接屏。用于解决相关技术中，晶体管的有源层和信号线受到扇出引线的干扰而导致的晶体管的特性和均一性较差的问题。一种显示面板，显示面板具有显示区；显示面板包括扇出引线区，扇出引线区设置于显示区；扇出引线，设置于衬底上且位于扇出引线区；像素驱动电路，设置于所述扇出引线远离所述衬底的一侧，所述像素驱动电路包括晶体管；电场屏蔽图案，设置于像素驱动电路和扇出引线之间，且电场屏蔽图案在衬底上的正投影至少覆盖位于扇出引线区的晶体管的有源层，电场屏蔽图案用于接入一恒定的电压，对扇出引线作用于有源层的干扰信号进行屏蔽。
-
公开(公告)号：CN113571623B
公开(公告)日：2023-08-11
申请号：CN202110838089.9
申请日：2021-07-23
Applicant: 京东方科技集团股份有限公司
Abstract: 本申请实施例提供了发光芯片、像素驱动电路、显示基板及发光芯片制备方法，在数据信号的灰阶处于第一灰阶范围内时，第一发光单元发光，第一发光单元中波长较长的光被反射掉，从而使第一发光单元最终发出的光向蓝色光谱端偏移，在数据信号的灰阶处于第二灰阶范围内时，第二发光单元发光，第二发光单元中波长较短的光被反射掉，从而使第二发光单元最终发出的光向红色光谱端偏移，使得像素发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。
-
Patent Agency Ranking
公开(公告)号：CN116312378A
公开(公告)日：2023-06-23
申请号：CN202310334228.3
申请日：2023-03-30
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3233 , G09G5/10
Abstract: 本公开实施例公开一种像素电路、显示基板及像素驱动方法。在一具体实施方式中，该像素电路包括感测电路、数据写入电路、第一储能电路、驱动晶体管和发光器件；感测电路的第一端、驱动晶体管的控制极、第一储能电路的第一端和数据写入电路的第一端耦接于第一节点；驱动晶体管的第一极、第一储能电路的第二端和第一电源端耦接于第二节点；数据写入电路的控制端与第一扫描线耦接，数据写入电路的第二端和感测电路的第二端分别与数据线耦接；感测电路的控制端与第二扫描线耦接；感测电路的第三端、驱动晶体管的第二极和发光器件的第一极耦接于第三节点；感测电路的第四端与第二电源端耦接，发光器件的第二极与第三电源端耦接。
-
公开(公告)号：CN116149105A
公开(公告)日：2023-05-23
申请号：CN202310176931.6
申请日：2023-02-24
Applicant: 京东方科技集团股份有限公司
IPC: G02F1/1677 , G02F1/1676 , G02F1/167 , G02F1/1685
Abstract: 本发明实施例公开一种电子纸显示面板及显示装置、驱动方法。在一具体实施方式中，电子纸显示面板包括第一基板、第二基板和位于第一基板与第二基板之间的像素界定部，所述像素界定部限定出多个像素单元，所述像素单元包括位于所述第一基板与所述第二基板之间的电子墨水层，所述电子墨水层包括黑色带电粒子，所述第一基板包括第一衬底和设置在所述第一衬底上的反射层，所述第二基板包括第二衬底和设置在所述第二衬底上的第一电极，至少一个所述像素单元包括设置在所述反射层上的多个第二电极，其中，至少部分所述第二电极的朝向或远离所述第一衬底的一侧设置有色阻层。该实施方式在缩短电子纸显示的响应时间的同时，可实现彩色显示，进一步可实现色彩饱和度可调的彩色显示。
-
公开(公告)号：CN114155815B
公开(公告)日：2023-04-18
申请号：CN202210071308.X
申请日：2022-01-21
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3258
Abstract: 本发明提供一种像素电路、像素驱动方法和显示装置。像素电路包括驱动电路、第一发光控制电路、第二发光控制电路、第一初始化电路和发光元件；第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通或断开；第二发光控制电路在第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通或断开；第一初始化电路在第二发光控制信号的控制下，控制提供第一初始电压至发光元件的第一极；驱动电路用于在其控制端的电位的控制下，产生驱动电流；发光元件的第二极与第二电压端电连接。本发明可以减小显示尖峰电流。
-
公开(公告)号：CN115699322A
公开(公告)日：2023-02-03
申请号：CN202180001363.5
申请日：2021-05-31
Applicant: 京东方科技集团股份有限公司
Abstract: 一种发光器件，包括层叠设置的第一半导体层、发光功能层和第二半导体层。第一半导体层包括第一半导体图案和第二半导体图案；发光功能层设置于第一半导体层的沿厚度方向相对两侧中的一侧，包括间隔设置的第一发光图案和第二发光图案；第二半导体层设置于发光功能层远离第一半导体层的一侧，包括间隔设置的第三半导体图案和第四半导体图案。第一半导体图案、第一发光图案和第三半导体图案在参考面上的正投影至少部分重叠，形成第一发光部；第二半导体图案、第二发光图案和第四半导体图案在参考面上的正投影至少部分重叠，形成第二发光部。其中，第一半导体图案和第二半导体图案电连接；参考面为平行于第一半导体层的平面。
-
公开(公告)号：CN115483323A
公开(公告)日：2022-12-16
申请号：CN202110603573.3
申请日：2021-05-31
Applicant: 京东方科技集团股份有限公司
Abstract: 本公开提供一种发光器件、发光基板和发光器件的制作方法。所述发光器件包括至少一个发光结构；所述发光结构包括：第一半导体层；发光层；第二半导体层所述第二半导体层与所述第一半导体层的掺杂离子电性相反；阻隔结构，具有暴露所述第二半导体层的开口，所述开口在所述第一半导体层所在平面的正投影位于所述发光层在所述第一半导体层所在平面的正投影内，且所述开口在所述第一半导体层所在平面的正投影面积小于所述发光层在所述第一半导体层所在平面的正投影面积；搭接电极，所述搭接电极位于所述阻隔结构背离所述第二半导体层的一侧，所述搭接电极通过所述开口与所述第二半导体层接触。
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.04 seconds)
