公开(公告)号：CN114697673A

公开(公告)日：2022-07-01

申请号：CN202011607729.7

申请日：2020-12-30

Applicant: 中国科学院计算技术研究所

Inventor： 何皓源 ,  王秉睿 ,  支天 ,  郭崎

IPC: H04N19/42 ,  H04N19/13 ,  H04N19/124 ,  G06N3/08

Abstract: 本发明提出一种基于流间数据混洗的神经网络量化压缩方法及系统，包括获取经过量化处理后待压缩的神经网络数据，对该神经网络数据进行分块，得到多个数据块；对每一个该数据块分配一个数据流进行压缩，且数据流随机选择输入缓存或根据预设规则选择输入缓存，得到该数据块的压缩结果；集合各数据块的压缩结果，作为该神经网络数据的压缩结果；本发明避免了连续从同一个输入缓存读取数据，增加了单个数据流的输入随机性，进一步平衡各数据流的编码速率，从而提高硬件资源的利用效率。

公开(公告)号：CN114697672A

公开(公告)日：2022-07-01

申请号：CN202011607727.8

申请日：2020-12-30

Applicant: 中国科学院计算技术研究所

Inventor： 何皓源 ,  王秉睿 ,  支天 ,  郭崎

IPC: H04N19/42 ,  H04N19/13 ,  H04N19/124 ,  H04N19/122 ,  G06N3/08

Abstract: 本发明提出一种游程全零编码的神经网络量化压缩方法和系统，包括：对神经网络数据中的零数据进行游程编码，得到第一中间数据；将第一中间数据的游程为3的编码片段替换为ZeroLiteral字符，得到第二中间数据；判断第二中间数据中与ZeroLiteral字符相同的字符是否为神经网络数据中的原字符，若是，则将第二中间数据中与ZeroLiteral字符相同的字符替换为ZeroExtra字符，同时在其后增加表示其为原字符的标志位，否则将第二中间数据中与ZeroLiteral字符相同的字符替换为ZeroExtra字符，同时在其后增加表示其为替换字符的标志位。本发明提出了游程全零编码，可以高效的无损压缩神经网络数据且游程全零编码包括二阶字符替换，减少了数据中0出现的数量，为后续哈夫曼编码留出了更多的压缩空间。

公开(公告)号：CN114417877A

公开(公告)日：2022-04-29

申请号：CN202111594797.9

申请日：2021-12-24

Applicant: 中国科学院计算技术研究所

Inventor： 杜子东 ,  庄毅敏 ,  支天

IPC: G06F40/30 ,  G06F40/284 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明提出一种基于相对位置编码的语义识别方法和系统，包括：获取待语义识别结果的文字序列作为训练数据，将该训练数据进行拆分后并行输入多头注意层，多头注意层通过计算拆分后数据在该训练数据中的相对位置，为每一个拆分后数据分配注意力分数，并基于各拆分后数据对应的注意力分数，生成各拆分后数据的相对位置编码；递归神经网络根据各拆分后数据对应的相对位置编码，并行语义识别各拆分后数据，集合各拆分后数据对应的语义识别结果，得到语义识别结果。

公开(公告)号：CN111857833A

公开(公告)日：2020-10-30

申请号：CN202010689149.0

申请日：2020-07-16

Applicant: 中国科学院计算技术研究所 ,  中国科学院大学

Inventor： 赵永威 ,  支天 ,  杜子东 ,  陈云霁 ,  徐志伟 ,  孙凝晖 ,  郭崎

IPC: G06F9/38 ,  G06N20/00

Abstract: 本公开提供一种并行计算智能处理器及并行计算智能处理方法，并行计算智能处理器包括：至少两个分形计算子单元根据分形计算指令进行分形计算，其中，各个分形计算子单元的结构之间具备层次同性；分形计算子单元的数量根据执行的分形计算对应的程序设定；控制器根据分形计算子单元的数量及硬件资源生成分形计算指令，并发送分形计算指令至分形计算子单元；规约运算器对分形计算结果进行规约运算，其中，规约运算的速率与分形计算子单元具有的处理器的数量成正比；并行计算智能处理器计算过程中使用到的存储总量与并行计算智能处理器具有的处理器的数量无关。

公开(公告)号：CN111857824A

公开(公告)日：2020-10-30

申请号：CN202010685285.2

申请日：2020-07-16

Applicant: 中国科学院计算技术研究所 ,  中国科学院大学

Inventor： 赵永威 ,  支天 ,  杜子东 ,  陈云霁 ,  徐志伟 ,  孙凝晖 ,  郭崎

IPC: G06F9/30

Abstract: 本公开提供一种用于分形智能处理器的控制系统、方法及电子设备，控制系统包括：分解器，包括通用处理单元、存储器、第一状态栈及第二状态栈，其中，存储器用于存储分形可重配指令集对应的控制代码；第一状态栈及第二状态栈用于保存通用处理单元的执行状态；通用处理单元用于在访问第一状态栈时，根据控制代码对分形可重配指令集进行串行分解，得到串行分解子指令；降级模块，用于对串行分解子指令进行降级；通用处理单元还用于在访问第二状态栈时，根据控制代码对降级后的串行分解子指令并行分解，得到满足分形智能处理器中所有分形计算子单元并发运行的并发度要求的并行分解子指令。该控制系统可根据分形可重配指令集结构有效支持任意分形运算。

公开(公告)号：CN111831333A

公开(公告)日：2020-10-27

申请号：CN202010689147.1

申请日：2020-07-16

Applicant: 中国科学院计算技术研究所

Inventor： 支天 ,  赵永威 ,  李威 ,  张士锦 ,  杜子东 ,  郭崎

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/302 ,  G06N20/00 ,  G06N3/063

Abstract: 本公开提供一种用于智能处理器的指令分解方法、装置及电子设备，所述智能处理器根据分形指令进行分形运算，所述方法包括：确定对所述分形指令的操作数进行分解的维度的分解优先级；根据所述分解优先级选择当前分解的维度；在所述当前分解的维度上，对所述分形指令的操作数进行串行分解。该指令分解方法，能够在合理时间范围内找到最佳分解方案，依据最佳分解方案，串行分解器按照粒度循环输出指令模板，通过累加，计算分解出的子指令中各操作数的地址，从而提高分形运算的并行效率。