公开(公告)号：CN114597253A

公开(公告)日：2022-06-07

申请号：CN202111478685.7

申请日：2021-12-06

Applicant: 三星电子株式会社

Inventor： 曹荣大 ,  金奇奂 ,  张星旭 ,  郑秀珍

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/417 ,  H01L29/78

Abstract: 一种半导体装置，其包括具有与对应的硅锗衬垫对齐并且填充有掺杂的半导体源极和漏极区的源极和漏极凹部的衬底。设置了堆叠的多个半导体沟道层，它们在衬底内通过在硅锗衬垫之间横向地延伸的对应的埋置的绝缘栅电极区彼此竖直地分离。绝缘栅电极设置在多个半导体沟道层中的最上面的一个上。硅锗衬垫可掺杂有碳。

公开(公告)号：CN110010689B

公开(公告)日：2021-10-08

申请号：CN201910193855.3

申请日：2014-08-01

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  具本荣 ,  金男奎 ,  宋宇彬 ,  李炳赞 ,  郑秀珍

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。

公开(公告)号：CN107039507A

公开(公告)日：2017-08-11

申请号：CN201611034830.1

申请日：2016-11-18

Applicant: 三星电子株式会社

Inventor： 金真范 ,  姜明吉 ,  文康薰 ,  李峭蒑 ,  郑秀珍 ,  崔珉姬 ,  许洋 ,  申东石 ,  李宽钦 ,  郑会晟

IPC: H01L29/417 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/1104 ,  H01L21/823431 ,  H01L23/485 ,  H01L23/5283 ,  H01L27/0886 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/41791 ,  H01L29/456 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/78 ,  H01L29/41725 ,  H01L29/42316

Abstract: 一种半导体器件可以包括第一有源鳍、多个第二有源鳍、第一源/漏极层结构以及第二源/漏极层结构。第一有源鳍可以在基板的第一区域上。第二有源鳍可以在基板的第二区域上。第一栅结构和第二栅结构可以分别在第一有源鳍和第二有源鳍上。第一源/漏极层结构可以在第一有源鳍的与第一栅结构相邻的部分上。第二源/漏极层结构可以共同地接触第二有源鳍的邻近于第二栅结构的上表面，第二源/漏极层结构的顶表面可以比第一源/漏极层状结构的顶表面到基板的表面更远离基板的表面。