-
公开(公告)号：CN118336439A
公开(公告)日：2024-07-12
申请号：CN202410039328.8
申请日：2024-01-11
Applicant: 恩智浦美国有限公司
Inventor： 汤金榜
IPC: H01R13/629 , H01R13/639 , H01R13/46 , H01R13/648 , H01R13/66
Abstract: 本公开涉及具有集成式无线通信元件的紧凑连接器。一种安置在例如智能手机等移动装置内的电连接器端口设置有耦合到所述电连接器端口的无线天线。所述连接器端口的壳体连同所述天线一起限定定向天线增益方向图，从而使得所述无线天线能够用于所述移动装置与另一装置之间的定向通信。
-
公开(公告)号：CN110736966B
公开(公告)日：2024-07-05
申请号：CN201910593426.5
申请日：2019-07-02
Applicant: 恩智浦美国有限公司
Inventor： 奥利维耶·多阿尔 , 迪迪埃·萨莱 , 克里斯蒂安·帕瓦奥莫雷拉 , 朱利恩·奥兰多 , 简-斯特凡·维吉耶 , 安德烈斯·巴里拉多·冈萨雷斯
IPC: G01S7/02 , G01S7/36 , G01S13/88 , G01S13/931 , H04J3/06
Abstract: 描述一种通信单元，其包括多个级联装置，所述多个级联装置包括以主从布置配置的至少一个主装置和至少一个从属装置。所述至少一个主装置和至少一个从属装置各自包括：模/数转换器ADC，其被配置成使用同一重新形成的系统时钟信号对准每个ADC之间的相应取样时刻。所述至少一个主装置包括：时钟产生电路，其包括在内部产生的参考锁相环路电路、被配置成输出系统时钟信号；和调制器电路，其联接到所述时钟产生电路且被配置成接收并分配所述系统时钟信号。所述至少一个主装置和至少一个从属装置各自包括：解调器电路，其被配置成接收所述所分布的系统时钟信号且由此重新形成由所述主装置和至少一个从属装置中的每一个的相应ADC使用的同步系统时钟信号。
-
公开(公告)号：CN118281063A
公开(公告)日：2024-07-02
申请号：CN202311318957.6
申请日：2023-10-12
Applicant: 恩智浦美国有限公司
Inventor： 贝恩哈德·格罗特 , 胡杰 , 菲利普·雷诺 , 朱从佣 , 布鲁斯·麦克雷·格林
IPC: H01L29/778 , H01L29/40 , H01L21/335 , H01L23/31
Abstract: 一种半导体装置包括具有上表面和沟道的半导体衬底、在所述半导体衬底的所述上表面上方的源极电极和漏极电极、在所述源极电极与所述漏极电极之间的钝化层、在所述源极电极与所述漏极电极之间的栅极电极，以及邻近于所述栅极电极的导电场板。所述钝化层包括下部钝化子层和在所述下部钝化子层上方的上部钝化子层。所述栅极电极包括至少部分地延伸穿过所述钝化层的下部部分。所述导电场板包括延伸穿过所述上部钝化子层但不延伸穿过所述下部钝化子层的凹进区。所述导电场板和所述半导体衬底的所述上表面通过所述下部钝化子层的一部分分离。
-
公开(公告)号：CN110618400B
公开(公告)日：2024-06-21
申请号：CN201910525381.8
申请日：2019-06-18
Applicant: 恩智浦美国有限公司
Inventor： A·巴里拉多·冈萨雷斯 , O·V·朵阿丽 , D·萨勒
Abstract: 本公开涉及用于雷达级联同步系统的时间编码式信息传送。一种用于同步级联雷达系统(80)的方法包括响应于斜坡帧起始(RFS)信号(92)而运用主雷达系统(12)调制(320)时钟(70)的时钟周期序列的振幅。所述主雷达系统基于代码而确定(322)所述时钟周期序列的持续时间(310，312，314)。从属雷达系统(14)解调(324)所述时钟周期序列以恢复所述时钟和所述RFS信号，其中所述时钟的时钟前沿与所述RFS信号的RFS前沿相位对准。所述从属雷达系统由所述时钟周期序列的所述持续时间对所述代码进行解码(326)，其中所述代码确定所述从属雷达系统响应于从所述主雷达系统接收到数据信号而执行的动作。
-
公开(公告)号：CN110265478B
公开(公告)日：2024-06-21
申请号：CN201910169405.0
申请日：2019-03-07
Applicant: 恩智浦美国有限公司
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本公开涉及具有场板结构的晶体管沟槽结构。一种沟槽结构正侧向定位在第一晶体管的第一阱和第一源极区与第二阱区之间，其中第二源极用于第二晶体管。所述沟槽结构包括所述第一晶体管的第一栅极结构、所述第二晶体管的第二栅极结构、第一导电场板结构和第二导电场板结构。所述第一栅极结构、所述第一场板结构、所述第二场板结构和所述第二栅极结构在所述沟槽结构中定位于所述第一阱区与所述第二阱区之间的侧向线中。所述沟槽结构包括在所述侧向线中将所述第一场板结构与所述第二场板结构彼此分离的介电质。所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽结构正下方的部分。
-
Patent Agency Ranking
公开(公告)号：CN112306137B
公开(公告)日：2024-06-07
申请号：CN202010740753.1
申请日：2020-07-28
Applicant: 恩智浦美国有限公司
Abstract: 公开了一种温度补偿电路和一种温度补偿式放大器电路的实施例。在一实施例中，一种温度补偿电路包括具有串联连接的晶体管装置的偏置基准电路和连接到所述偏置基准电路的驱动晶体管装置。所述串联连接的晶体管装置中的至少一个包括连接在所述串联连接的晶体管装置中的所述至少一个的两个端之间的电阻器。所述驱动晶体管装置被配置成基于所述电阻器的电阻值生成驱动电流。
-
公开(公告)号：CN118138028A
公开(公告)日：2024-06-04
申请号：CN202311629039.5
申请日：2023-11-30
Applicant: 恩智浦美国有限公司
Inventor： 兰加·塞舒·帕拉杜古 , 顺·G·利姆 , 罗纳克·普拉卡什坎德拉·特里维迪 , 卡尔梅洛·莫雷洛
IPC: H03K17/687 , H03K17/16
Abstract: 本公开涉及双向电力开关电路的改进。示例实施例包括一种双向电力开关BPS电路(200)，所述BPS电路(200)包括：第一和第二端(203、204)；第一和第二MOSFET(201、202、501、502)，其串联连接在所述第一和第二端(203、204)之间并且包括相应的第一和第二源极到体极二极管(Dsb、Dsb1、Dsb2)；第一和第二电源轨(VDD、VEE)；第一、第二、第三、第四和第五可切换电流源(IDD1‑3、SD1‑3、IEE1‑2、SE1‑2)；第一和第二电阻器(Rbs、Rgs)；以及BPS开关控制器(206)，其被配置成控制所述BPS电路(200)在其中所述第一和第二端(203、204)连接的BPS接通状态与其中所述第一和第二端(203、204)断连的BPS关断状态之间的操作。
-
公开(公告)号：CN109977041B
公开(公告)日：2024-05-24
申请号：CN201711438484.8
申请日：2017-12-27
IPC: G06F13/10
Abstract: 本公开涉及主机装置与嵌入式多媒体卡装置通信。主机装置包括与嵌入式多媒体卡(eMMC)装置进行通信的第一串行外围接口(SPI)和第二SPI。主机装置具有模式控制器，该模式控制器控制第一SPI分别在用于命令发送和响应接收的第一发送模式和第一接收模式之间切换。模式控制器控制第二SPI分别在用于数据发送和数据接收的第二发送模式和第二接收模式之间切换。
-
公开(公告)号：CN117997677A
公开(公告)日：2024-05-07
申请号：CN202311470169.9
申请日：2023-11-07
Applicant: 恩智浦美国有限公司
IPC: H04L25/02 , H03K19/0175 , H03F3/45 , H03G3/30 , H04L25/03
Abstract: 一个例子公开一种通信电路，所述通信电路包含：缓冲器，其具有缓冲器输入和缓冲器输出；其中所述缓冲器包含第一路径和第二路径；其中所述第一路径包含耦合到所述缓冲器输入的第一电阻器、耦合到所述缓冲器输出的第二电阻器、具有第一端和第二端的电流源；其中所述第一电阻器和所述第二电阻器耦合到中点；其中所述电流源的所述第一端耦合到所述中点；且其中所述第二路径包含电容器，所述电容器具有耦合到所述缓冲器输入的第一端和耦合到所述缓冲器输出的第二端。
-
公开(公告)号：CN117955124A
公开(公告)日：2024-04-30
申请号：CN202311314893.2
申请日：2023-10-11
Applicant: 恩智浦美国有限公司
Abstract: 本公开涉及控制通信接口以避免电力分配谐振冲突的系统和方法。一种谐振避免系统包括谐振避免控制器，所述谐振避免控制器被配置成在通信接口上由不活动周期间隔的顺序事务之间插入延迟以避免刺激电力分配网络谐振。所述谐振避免控制器可被配置成通过在第一事务之后延迟第二事务被驱动到所述通信接口上来插入所述延迟，其中所述延迟足以避免刺激所述电力分配网络谐振。可通过将驱动器驱动所述第二事务延迟足够的延迟来插入所述延迟。可在命令队列中的第一命令与第二命令之间检测到冲突，其中可通过在所述命令队列中的所述命令之间插入无操作命令来插入所述延迟。可存储用于检测谐振频率冲突的操作时序值。
-
-
-
-
-
-
-
-
-
Search Results
1385
records
(took 0.055 seconds)
