-
公开(公告)号：CN100565466C
公开(公告)日：2009-12-02
申请号：CN200580036526.4
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F9/30181 , G06F9/30189 , G06F9/3851 , G06F9/3869 , G06F9/3885 , G06F11/1687 , G06F11/1695 , G06F11/184 , G06F2201/845
Abstract: 用于在具有至少两个处理单元、转换装置和比较装置的计算机系统中进行转换的方法和设备，其中在至少两个运行模式之间进行转换，并且第一运行模式对应于比较模式并且第二运行模式对应于性能模式，其中在比较模式中信息被比较，其特征在于，在所述至少两个处理单元异步时，在比较模式中将同步信号置于所述处理单元中的至少一个处理单元的中断输入端上。
-
公开(公告)号：CN100555233C
公开(公告)日：2009-10-28
申请号：CN200580036617.8
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
Inventor： T·科特克
IPC: G06F11/16
CPC classification number: G06F9/3802 , G06F9/30181 , G06F9/30189 , G06F9/3824 , G06F9/3851 , G06F11/1641 , G06F2201/845
Abstract: 用于在具有至少两个处理器的多处理器系统中进行同步的方法和设备，其中包含有转换装置，通过该转换装置能够在至少两种运行模式之间进行转换，其中所述设备如此被构造，使得通过停止信号来进行同步，该信号使超前的处理器停止，以便使该处理器与至少第二处理器同步。
-
公开(公告)号：CN101243408A
公开(公告)日：2008-08-13
申请号：CN200680029601.9
申请日：2006-07-27
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G05B19/0428 , G05B2219/24186 , G05B2219/24192 , G05B2219/25083 , G06F11/1679 , G06F11/1695 , G06F2201/845
Abstract: 用于执行数据字和/或指令的方法，其中，在执行时区分至少两种工作模式，并且第一工作模式对应于比较模式，而第二工作模式对应于性能模式，其中，在比较模式下激活比较单元，而在性能模式下使所述比较单元去激活，其特征在于，根据以下情况来激活用于比较模式的比较单元，即至少两个相同的数据字和/或指令得到执行，并且通过控制单元将至少相同的数据字和/或指令分别分配到至少两个实施单元上。
-
公开(公告)号：CN100375050C
公开(公告)日：2008-03-12
申请号：CN200380106657.6
申请日：2003-11-13
Applicant: 英特尔公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F11/1654 , G06F2201/845
Abstract: 一种处理器包括：在冗余(FRC)模式下工作的第一和第二执行核心；FRC检验单元，用于比较来自第一和第二执行核心的结果；和错误检验单元，用于检测第一和第二核心中的可恢复错误。所述错误检测器响应于可恢复错误的检测来使FRC检验器无效。处理器的多模式的实施例除FRC模式之外还实现了多核心模式。仲裁单元在多核心模式下调节对第一和第二执行核心所共享的资源的存取。在多模式的实施例中，所述FRC检验器位于邻近仲裁单元的地方。
-
公开(公告)号：CN101048753A
公开(公告)日：2007-10-03
申请号：CN200580036537.2
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/1679 , G06F11/1641 , G06F11/1654 , G06F11/1695 , G06F2201/845
Abstract: 本发明涉及在拥有至少两个执行单元的计算机系统中进行切换的方法，其中在至少两个工作模式之间进行切换，并且一个第一工作模式对应于一个比较模式，而一个第二工作模式对应于一个性能模式，其特征在于，所述执行单元与所述计算机系统的一个内部总线连接，其中在性能模式中至少两个执行单元与所述内部总线连接，并且在性能模式与比较模式之间进行切换时至少一个执行单元通过一个由切换器控制的开关与内部总线分离开。
-
Patent Agency Ranking
公开(公告)号：CN101048752A
公开(公告)日：2007-10-03
申请号：CN200580036530.0
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/183 , G06F9/30181 , G06F9/30189 , G06F9/3851 , G06F11/1641 , G06F11/1695 , G06F11/187 , G06F2201/845
Abstract: 本发明涉及在拥有至少两个执行单元的计算机系统中进行切换的装置和方法，其中设置一个在至少两个工作模式之间进行切换的切换器，其中，一个第一工作模式对应于一个比较模式而一个第二工作模式对应于一个性能模式，其中设有一个比较器，所述比较器在比较模式中被激活，其特征在于，设有用于识别切换意愿的装置，其中所述用于识别切换意愿的装置控制所述切换器以从一个工作模式向另一个工作模式切换。
-
公开(公告)号：CN101048751A
公开(公告)日：2007-10-03
申请号：CN200580036526.4
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F9/30181 , G06F9/30189 , G06F9/3851 , G06F9/3869 , G06F9/3885 , G06F11/1687 , G06F11/1695 , G06F11/184 , G06F2201/845
Abstract: 用于在具有至少两个处理单元、转换装置和比较装置的计算机系统中进行转换的方法和设备，其中在至少两个运行模式之间进行转换，并且第一运行模式对应于比较模式并且第二运行模式对应于性能模式，其中在比较模式中信息被比较，其特征在于，在所述至少两个处理单元异步时，在比较模式中将同步信号置于所述处理单元中的至少一个处理单元的中断输入端上。
-
公开(公告)号：CN101048747A
公开(公告)日：2007-10-03
申请号：CN200580036461.3
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
Inventor： T·科特克
CPC classification number: G06F9/3802 , G06F9/30181 , G06F9/30189 , G06F9/3824 , G06F9/3851 , G06F11/1641 , G06F2201/845
Abstract: 一种用于延迟对具有第一和第二处理器的多处理器系统的数据和/或指令的访问的方法和设备，给该第一和第二处理器分配存储单元，其中第二处理器有时钟偏移地工作，并且这样构造该设备，使得所述第一处理器访问所述存储单元，并且所述第二处理器有时钟偏移地获得数据和/或指令。
-
公开(公告)号：CN1434941A
公开(公告)日：2003-08-06
申请号：CN00819142.5
申请日：2000-10-04
Applicant: 英特尔公司
Inventor： N·T·夸克
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F11/165 , G06F11/1658 , G06F11/1679 , G06F2201/845
Abstract: 一种计算机系统，包括有双执行核心的处理器和存储错误恢复例行程序的非易失性存储器。当处理器处于冗余执行模式时处理器的执行核心以固定的方式操作，当处理器处于分离执行模式时它们独立地操作。当处理器在以冗余执行模式执行的同时检测软错误时错误恢复例行程序被调用。错误恢复例行程序转换处理器到分离执行模式。在分离模式中，每个执行核心保存未损坏的处理器状态数据到指定的存储单元并用来自另一个执行核心的相应的处理器状态数据更新任何已损坏的数据。错误恢复例行程序返回处理器到冗余模式，用恢复的处理器状态数据初始化每个执行核心，并返回处理器的控制到检测到软错误时正在执行的程序线程。
-
公开(公告)号：CN107038095A
公开(公告)日：2017-08-11
申请号：CN201610864467.X
申请日：2016-09-29
Applicant: 罗伯特·博世有限公司
IPC: G06F11/16
CPC classification number: G06F11/1658 , G06F11/181 , G06F11/184 , G06F2201/805 , G06F11/1641 , G06F2201/845
Abstract: 本发明涉及用于冗余地处理数据的方法。介绍了一种用于通过至少两个计算单元冗余地处理数据的方法。在此，至少两个计算单元中的第一计算单元在其重新起动或者其复位之后从至少两个计算单元中的至少第二计算单元接收到数据的第一部分用于处理。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.038 seconds)
