-
公开(公告)号：CN116886280A
公开(公告)日：2023-10-13
申请号：CN202310788142.8
申请日：2023-06-29
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
Abstract: 本发明属于智能电网技术领域，具体涉及一种面向智能电网的认证系统及方法。其步骤包括：本发明利用在SM和UC中生成的随机数以及秘钥，以及上一轮得到的激励值和响应值来计算索引值以及新的激励值和响应值，若计算出的索引值相同且与之对应的响应满足条件，则完成UC认证SM成功，在计算SM和UC的消息，若消息相同则SM认证UC成功。本发明使用轻量级加密原语确保安全性，提高底层硬件固有的安全性，使得设计的认证方法不仅可以抵抗新兴的物理克隆攻击，也能满足智能电表终端的低资源开销要求，此外，本发明在UC端存储前后两轮关键的秘密信息，使得设计的认证方法可以抵抗去同步化攻击。
-
公开(公告)号：CN108957231B
公开(公告)日：2021-09-14
申请号：CN201810786008.3
申请日：2018-07-17
Applicant: 国网辽宁省电力有限公司电力科学研究院 , 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G01R31/08
Abstract: 本发明提供了一种分布式系统及其主机和子机数据交互的方法，当其中一个子机判断系统发生故障时，该子机通过设定的GOOSE报文向主机发送故障录波请求，主机接收到该子机的故障录波请求后，通过设定的GOOSE报文向各子机发送故障录波应答，并向各子机发送故障录波时刻，各子机对各故障录波时刻进行录波，录波完成后，通过TFTP协议向主机发送故障录波报文。实现了子机与主机之间的故障数据的高效通讯，提高了故障数据通讯的效率和可靠性，提高了输电线路故障测距精度，确定了输电线路上故障发生的位置，方便了工作人员对输电线路上发生的故障进行处理，从而保证输电线路的正常输电。
-
公开(公告)号：CN111831553A
公开(公告)日：2020-10-27
申请号：CN202010517489.5
申请日：2020-06-09
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F11/36
Abstract: 本发明涉及一种多功能集成的自动测试系统及测试方法，上位机生成仿真测试用例并发送给接口模块；接收保护装置的动作报文；接口模块解析仿真测试用例，按照时序及逻辑判断后将仿真测试用例发送给实时数字仿真系统RTDS；实时数字仿真系统RTDS内置系统仿真模型，根据仿真测试用例进行动模仿真，生成仿真数据；RTDS数据接口装置以Aurora协议发送仿真数据；接口装置接收仿真数据，保护装置执行相应的动作，并将动作报文发送至上位机，进行结果判断。本发明的测试系统测试用例丰富，测试全面，提高了测试效率，能够实现动模仿真测试，单装置功能测试，二次回路测试，装置硬件测试等功能测试。提供了测试效率，避免了由于人为因素导致的错误。
-
公开(公告)号：CN110852026A
公开(公告)日：2020-02-28
申请号：CN201911083975.4
申请日：2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号：CN109388529A
公开(公告)日：2019-02-26
申请号：CN201710672439.2
申请日：2017-08-08
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
CPC classification number: G06F11/2236 , G06F11/26
Abstract: 本发明提供了一种继电保护CPU主板性能检测方法及系统，该检测系统包括上位机、测试管理装置、辅助测试装置，上位机与测试管理装置连接，测试管理装置用于与待测CPU主板连接，FPGA辅助模块用于通过背板总线与待测CPU主板连接；上位机用于发送CPU主板性能测试命令；测试管理装置用于接收上位机发送的测试指令，向待测CPU主板转发测试命令，接收CPU主板测试结果，向上位机转发测试结果。本发明实现了CPU板卡硬件功能模块的自动测试，提高了检测效率和检测结果的准确率，节省了人力物力成本，减少测试过程中的人为错误，极大缩短产品的生产调试周期。
-
Patent Agency Ranking
公开(公告)号：CN118972085A
公开(公告)日：2024-11-15
申请号：CN202410787245.7
申请日：2024-06-18
Applicant: 许昌许继软件技术有限公司 , 许继电气股份有限公司
Abstract: 本发明属于智能电网技术领域，具体涉及一种基于边缘计算的智能电表系统及其认证方法，在需要认证时，智能电表将智能电表认证数据发送给边缘节点，边缘节点将智能电表认证数据和边缘节点认证数据发送给云服务器；云服务器根据边缘节点认证数据对边缘节点进行认证，并根据智能电表认证数据对智能电表进行认证；云服务器对边缘节点和智能电表均认证成功后，云服务器将云服务器认证数据发送给边缘节点；边缘节点根据云服务器认证数据对云服务器进行认证，然后生成智能电表‑云服务器认证数据发送给智能电表，使智能电表对云服务器进行认证，认证成功后将智能电表更新凭据发送给边缘节点，使边缘节点对智能电表进行认证，数据安全性高，传输速度快。
-
公开(公告)号：CN112383295B
公开(公告)日：2024-05-10
申请号：CN202011175256.8
申请日：2020-10-28
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明涉及一种电快速瞬变抗干扰增强型出口电路及其抗干扰方法，通过在现有的继电保护光耦驱动电路中增加抗干扰电路，防止在进行电快速瞬变脉冲群抗扰度测试时，电快速瞬变干扰信号进入驱动电路从而导致继电器的误动作。本发明所提供的抗干扰增强型出口电路，电路结构简单，动作准确，避免了继电器受到干扰信号而进行误动作，提高了驱动电路的安全性和可靠性。
-
公开(公告)号：CN116886242A
公开(公告)日：2023-10-13
申请号：CN202310787982.2
申请日：2023-06-29
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
Abstract: 本发明涉及一种以太网pma层的迭代整形方法和系统，属于电子信息、通讯及电力系统自动化领域，以太网pma层的迭代整形方法先判断采样序列整体的占空比是否失真，对于失真的采样序列需要进一步的处理。采样序列中包括多个采样值，对每个采样值进行判断和迭代补偿，从而达到对失真的采样序列的整形。通过特征值判断采样序列的采样值需不需要迭代补偿。对失真的采样序列进行依次处理后可能没有消除失真的缺陷，因此在一次处理后要再次判断处理后的采样序列是否失真，通过循环多次对采样值的处理，达到消除采样序列失真的缺陷。从而实现对数据失真畸变的整形，提高数据的准确性。
-
公开(公告)号：CN109217854B
公开(公告)日：2023-06-02
申请号：CN201710538118.3
申请日：2017-07-04
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
Abstract: 本发明涉及适用两种电平驱动的指示电路，通过光耦的原边和副边分别连接一个电压等级的电源，和一个用于连接与该电源相对应驱动信号的接口，当两种电平驱动信号有效时都能驱动本发明指示电路的发光二极管，实现对电源的指示作用，本发明的指示电路原理简单，能同时适应于两种电平驱动信号，当需要用第一电源时，第一电源的驱动信号接入第一接口，导通本发明的指示电路，当需要用第二电源时，第二电源的驱动信号接入第二接口，导通本发明的指示电路，第一接口和第二接口即接即用，操作方便灵活。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.045 seconds)
