公开(公告)号：CN208299781U

公开(公告)日：2018-12-28

申请号：CN201820888021.5

申请日：2018-06-08

Applicant: 福州大学

Inventor： 王仁平 ,  刘东明 ,  魏榕山

IPC: H03K19/20 ,  H03K19/21 ,  H03K19/0944

Abstract: 本实用新型涉及一种应用于可逆逻辑电路的PERES门电路，所述PERES门电路包括输入端A、输入端B、输入端C、输出端P、输出端Q、输出端R，还包括第一反相器、第二反相器、第三反相器、第一异或门、第二异或门、以及与门；所述第一异或门、第二异或门、以及与门的输入端均包括A端、A非端、B端，所述第一异或门、第二异或门、以及与门的输出端均为F端。本实用新型具有使用MOS管数量少，面积小，在管子选相同尺寸时，传播延时少，性能好等优点。

公开(公告)号：CN208298160U

公开(公告)日：2018-12-28

申请号：CN201820910809.1

申请日：2018-06-13

Applicant: 福州大学

Inventor： 王仁平 ,  魏榕山 ,  刘东明

IPC: G06F7/501

Abstract: 本实用新型涉及一种应用于可逆逻辑电路的4位进位旁路加法器电路，包括Fediken门电路、第一TOF门电路、第二TOF门电路、第三TOF门电路、第一DPG门电路、第二DPG门电路、第三DPG门电路、第四DPG门电路、以及FG门电路。本实用新型能够减少垃圾位和可逆逻辑门数。