-
-
-
-
公开(公告)号:CN208477512U
公开(公告)日:2019-02-05
申请号:CN201821198893.5
申请日:2018-07-27
Applicant: 福州大学
IPC: G06F7/504
Abstract: 本实用新型涉及一种应用于可逆逻辑电路4位串行加法器的电路,包括4个HNG门电路;每个HNG门电路包括4个输入端口和4个输出端口,4个输入端口为:A端口、B端口、C端口、D端口,4个输出端口为:S端口、R端口、Q端口以及P端口;第一HNG门电路的S端口与第二HNG门电路的C端口相连,第二HNG门电路的S端口与第三HNG门电路的C端口相连,第三HNG门电路的S端口与第四HNG门电路的C端口相连。本实用新型与采用互补CMOS电路实现的HNG门电路相比,存在使用MOS数量少,面积小,传播延时少,性能好。
-
公开(公告)号:CN208299781U
公开(公告)日:2018-12-28
申请号:CN201820888021.5
申请日:2018-06-08
Applicant: 福州大学
IPC: H03K19/20 , H03K19/21 , H03K19/0944
Abstract: 本实用新型涉及一种应用于可逆逻辑电路的PERES门电路,所述PERES门电路包括输入端A、输入端B、输入端C、输出端P、输出端Q、输出端R,还包括第一反相器、第二反相器、第三反相器、第一异或门、第二异或门、以及与门;所述第一异或门、第二异或门、以及与门的输入端均包括A端、A非端、B端,所述第一异或门、第二异或门、以及与门的输出端均为F端。本实用新型具有使用MOS管数量少,面积小,在管子选相同尺寸时,传播延时少,性能好等优点。
-
-
-
-
-