处理器、用于处理器的地址翻译方法、电子设备

    公开(公告)号:CN114281720A

    公开(公告)日:2022-04-05

    申请号:CN202111531682.5

    申请日:2021-12-14

    Inventor: 胡世文 陈元

    Abstract: 一种处理器、用于处理器的地址翻译方法、电子设备。该处理器包括第一级缓存空间、第一页表遍历器、第二页表遍历器和至少一个预设缓存空间,第一级缓存空间和至少一个预设缓存空间依序通信连接以形成通信链路,至少一个预设缓存空间包括目标预设缓存空间,第一页表遍历器与目标预设缓存空间设置在同一路径等级,第一页表遍历器与目标预设缓存空间通信连接,第二页表遍历器与第一级缓存空间设置在同一路径等级,第二页表遍历器与第一级缓存空间通信连接,处理器配置为响应于地址翻译请求,基于预设规则确定第一页表遍历器和第二页表遍历器之一执行地址翻译操作。该处理器可以降低地址翻译的时延,提高地址翻译的效率。

    缓存合成预取方法、装置、处理器以及电子设备

    公开(公告)号:CN114281715A

    公开(公告)日:2022-04-05

    申请号:CN202111659172.6

    申请日:2021-12-30

    Inventor: 胡世文

    Abstract: 一种缓存合成预取方法、装置、处理器以及电子设备,该缓存合成预取方法用于对第一缓存和第二缓存进行预取,第一缓存比第二缓存更接近处理器核。该方法包括:获取预取信息源的利用率信息;根据预取信息源的利用率信息,确定对于第一缓存和第二缓存的预取方式,其中,对于第一缓存和第二缓存的预取方式不同。该缓存合成预取方法能够有效减小目标缓存(例如,第一缓存和第二缓存)的缓存污染,提高CPU整体性能。

    处理器、用于处理器的地址翻译方法、电子设备

    公开(公告)号:CN114238176A

    公开(公告)日:2022-03-25

    申请号:CN202111531679.3

    申请日:2021-12-14

    Inventor: 胡世文 陈元

    Abstract: 一种处理器、用于处理器的地址翻译方法、电子设备。该处理器包括第一级缓存空间、页表遍历器和至少一个预设缓存空间。第一级缓存空间和至少一个预设缓存空间依序通信连接以形成通信链路。至少一个预设缓存空间包括目标预设缓存空间,页表遍历器与目标预设缓存空间设置在同一路径等级,页表遍历器与目标预设缓存空间通信连接,页表遍历器配置为响应于地址翻译请求执行地址翻译操作。该处理器可以降低页表遍历器访问内存及地址翻译的时延,提高地址翻译的效率,从而提高系统性能,有助于提高用于新型应用场景时的整体性能。

    信息预取方法、处理器、电子设备

    公开(公告)号:CN114238167A

    公开(公告)日:2022-03-25

    申请号:CN202111529899.2

    申请日:2021-12-14

    Inventor: 胡世文

    Abstract: 一种信息预取方法、处理器、电子设备。该方法用于处理器。该处理器包括第一级缓存空间、第一页表遍历器、第二页表遍历器和至少一个预设缓存空间。至少一个预设缓存空间包括目标预设缓存空间,第一页表遍历器与目标预设缓存空间设置在同一路径等级,第一页表遍历器与目标预设缓存空间通信连接。该信息预取方法包括:响应于基于预设规则在第一页表遍历器和第二页表遍历器中选择第一页表遍历器执行地址翻译操作得到物理地址,第一页表遍历器向目标预设缓存空间发送预取请求;响应于预取请求,目标预设缓存空间基于物理地址进行信息预取操作。该方法可以在降低地址翻译时延的同时实现数据/指令预取功能,降低读写操作的时延,提高系统整体性能。

    联合偏移预取方法、装置、计算设备和可读存储介质

    公开(公告)号:CN113760783A

    公开(公告)日:2021-12-07

    申请号:CN202111055047.4

    申请日:2021-09-09

    Inventor: 胡世文

    Abstract: 本公开的一些实施例提供了一种联合偏移预取方法、装置、计算设备和可读存储介质。该联合偏移预取方法用于第一级缓存和第二级缓存,工作中第一级缓存在第二级缓存之前被处理器访问,该方法包括:接收测试地址;基于测试地址,对偏移值表格中包括的N个偏移值进行测试过程,其中,测试过程用于从N个偏移值中选择用于进行数据预取的偏移预取值以及得到偏移预取值的测试分数,其中,N为大于1的整数,其中,在根据所选择的偏移预取值对触发预取的请求地址进行数据预取的过程中,基于测试分数来确定用于第一级缓存和第二级缓存的预取请求的数目和地址。

    指令处理方法及装置、电子设备
    26.
    发明公开

    公开(公告)号:CN117149272A

    公开(公告)日:2023-12-01

    申请号:CN202311047720.9

    申请日:2023-08-18

    Inventor: 胡世文

    Abstract: 本公开涉及指令的处理方法及装置、电子设备。该指令的处理方法包括:对象指令译码得到对象指令对应的对象微操作段;获取对象指令所在的对象地址页的访问动态参数;以及根据访问动态参数,判断对象微操作段是否插入微操作高速缓存。该指令处理方法对插入微操作高速缓存的微操作段进行过滤,占用的硬件资源较少,缓解有限的微操作高速缓存的容量被大量重复使用率较低的微操作段所占用的问题。

    配置方法、分支预测方法及装置、电子设备

    公开(公告)号:CN117032805A

    公开(公告)日:2023-11-10

    申请号:CN202311047629.7

    申请日:2023-08-18

    Inventor: 胡世文 金伟松

    Abstract: 本公开涉及分支目标缓存的配置方法、分支预测方法及装置、电子设备。该配置方法包括:获取待插入分支目标缓存的对象分支指令;响应于对象分支指令为第一类型分支指令,判断对象分支指令是否命中分支目标缓存中的信息项,第一类型分支指令的跳转目标地址基于已知位置确定;以及响应于对象分支指令未命中分支目标缓存中的信息项,将对象分支指令的对象指令信息作为新信息项以第一信息项类型插入所述分支目标缓存中,第一信息项类型被用于指示所针对的指令的跳转目标地址基于已知位置确定。该配置方法能够在相同硬件资源下让分支目标缓存容纳更多分支指令,或者在相同分支指令容量的情况下减少分支目标缓存的硬件资源开销。

    队列控制方法、装置、电子设备和计算机可读存储介质

    公开(公告)号:CN116820578A

    公开(公告)日:2023-09-29

    申请号:CN202310745217.4

    申请日:2023-06-21

    Inventor: 金伟松 胡世文

    Abstract: 一种队列控制方法、队列控制装置、电子设备和计算机可读存储介质。该队列控制方法包括:按照循环排列顺序依次向N个子队列写入数据,若当前被写入的第i个子队列存在空余的存放位置,则将数据写入第i个子队列,若第i个子队列没有空余的存放位置,则在第i个子队列的下一个子队列为空的情况下,开始向第i个子队列的下一个子队列写入数据;按照循环排列顺序依次从N个子队列读出数据,若当前被读出的第j个子队列有数据未读出,则从第j个子队列读出数据,若第j个子队列被读空,则在第j个子队列的下一个子队列存有数据的情况下,开始从第j个子队列的下一个子队列读出数据。该方法可以降低队列的功耗。

    信息处理方法、信息处理装置和电子设备

    公开(公告)号:CN112416436B

    公开(公告)日:2023-05-09

    申请号:CN202011403652.1

    申请日:2020-12-02

    Inventor: 胡世文

    Abstract: 一种信息处理方法、信息处理装置、电子设备。该信息处理方法包括:获取历史读取请求的读取信息,历史读取请求指示在历史时刻处理器核请求读取的第一存储信息,读取信息包括第一存储信息的历史虚拟地址和历史物理地址;根据历史虚拟地址,预测处理器核在未来时刻请求读取的第二存储信息所在的预测虚拟地址;判断预测虚拟地址与历史虚拟地址是否在同一个虚拟地址页中;响应于预测虚拟地址与历史虚拟地址在同一个虚拟地址页中,根据历史虚拟地址、历史物理地址和预测虚拟地址确定第一预测物理地址。该信息处理方法可以提高预先提取信息的时效性。

    信息预取方法、处理器、电子设备

    公开(公告)号:CN114218132B

    公开(公告)日:2023-03-24

    申请号:CN202111531678.9

    申请日:2021-12-14

    Inventor: 胡世文

    Abstract: 一种信息预取方法、处理器、电子设备。该方法用于处理器。处理器包括第一级缓存空间、页表遍历器和至少一个预设缓存空间。第一级缓存空间和至少一个预设缓存空间依序通信连接以形成通信链路。至少一个预设缓存空间包括目标预设缓存空间,页表遍历器与目标预设缓存空间设置在同一路径等级,页表遍历器与目标预设缓存空间通信连接。该方法包括:响应于页表遍历器进行地址翻译操作得到物理地址,页表遍历器向目标预设缓存空间发送预取请求,预取请求包括物理地址;响应于预取请求,目标预设缓存空间基于物理地址进行信息预取操作。该方法可以在降低地址翻译时延的同时实现数据/指令预取功能,减少数据/指令读写操作的时延,提高系统整体性能。

Patent Agency Ranking