公开(公告)号：CN117674785A

公开(公告)日：2024-03-08

申请号：CN202311697537.3

申请日：2023-12-12

Applicant: 浙江大学

Inventor： 张培勇 ,  张亦舒 ,  张子扬

IPC: H03K17/041 ,  H03K17/06 ,  H03K17/687

Abstract: 本发明涉及微电子技术领域，公开了一种基于阈值开关忆阻器的低功耗主从式D触发器电路。该触发器电路由单极型阈值开关忆阻器、双极型阈值开关忆阻器以及传统晶体管搭建，并由主锁存器使能开关电路，主锁存器电路、从锁存器使能开关电路和从锁存器电路四部分构成。本发明使用的晶体管数量少，电路面积小，能耗低，为未来高性能数字集成电路设计提供了新的解决方案。

公开(公告)号：CN115148845B

公开(公告)日：2023-06-27

申请号：CN202211080438.6

申请日：2022-09-05

Applicant: 浙江大学杭州国际科创中心

Inventor： 张亦舒 ,  凡雪蒙 ,  汪华 ,  许凯

IPC: H01L31/113 ,  H01L31/18 ,  H01L27/146

Abstract: 本发明公开一种感光神经元晶体管及其制备方法、使用方法，涉及微电子技术领域，包括漏电极、源电极、栅电极和感光二维材料层，具有感光二维材料的晶体管可作为一感光晶体管，在其中感光晶体管的漏电极端制备一个阈值开关器件，阈值开关器件与漏电极层连接，阈值开关器件无电压或电压不足不导通，达到阈值电压后导通。基于此，可以看做一种感光晶体管和一阈值开关器件的串联电路，串联节点为漏电极层。在同一个器件单元中实现高速并且复杂的视觉信号处理功能，不仅成功模拟了人类视觉神经元系统，同时解决了传统视觉系统的功耗和延迟问题，实现感存算一体化，降低设计与制造成本，有效地提高集成度和性能。

公开(公告)号：CN116249437A

公开(公告)日：2023-06-09

申请号：CN202211737930.6

申请日：2022-12-31

Applicant: 浙江大学杭州国际科创中心

Inventor： 许凯 ,  胡加杨 ,  张亦舒 ,  俞滨

IPC: H10N70/20

Abstract: 本申请涉及半导体器件领域，特别是涉及一种忆阻器及其制备方法。本发明提供的忆阻器采用上层一维纳米阵列、忆阻器介质层、下层一维纳米阵列的结构，将忆阻器的有效工作区域被限定在上层一维纳米阵列和下层一维纳米阵列之间的交叉区域，实现具有固定数量、位置均匀分布的导电细丝的忆阻器；交叉区域形成的单个忆阻器的工作区域定义至纳米量级，使得单个忆阻器工作时形成的导电细丝实现单根且同根的生长和断裂，降低了导电细丝生长引入的随机性，从而限制导电细丝生长的位置、数量和直径，进而得到均匀分布、工作稳定的导电细丝，提升忆阻器的均一性和稳定性，便于未来在大规模存储阵列或者神经形态计算中的制备和应用。

公开(公告)号：CN115358380B

公开(公告)日：2023-02-24

申请号：CN202211300003.8

申请日：2022-10-24

Applicant: 浙江大学杭州国际科创中心

Inventor： 张亦舒 ,  许凯 ,  汪华 ,  凡雪蒙

IPC: G06N3/063 ,  G11C7/06 ,  G11C7/18 ,  G11C11/56 ,  G11C13/00 ,  G11C8/14

Abstract: 本发明涉及半导体集成电路技术领域，公开了一种多模态存算一体阵列结构、芯片，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；使得能够实现TCAM功能、CNN和SNN运算；本发明提供的多模态存算一体阵列突破冯.诺依曼计算体系架构，集存算多模态为一体，实现高效的运行与计算效力，解决了算力问题，同时提供的新阵列方式促进高集成度电路的发展。

公开(公告)号：CN217443887U

公开(公告)日：2022-09-16

申请号：CN202220533642.8

申请日：2022-03-11

Applicant: 浙江大学杭州国际科创中心

Inventor： 张亦舒 ,  汪华

IPC: G06N3/063 ,  H01L27/06

Abstract: 本实用新型公开一种三端忆阻神经元器件，其特征在于，包括自下而上依次堆叠的：输入端电极，所述输入端电极为银电极；具有活性区域的功能层；输出端电极，所述活性区域的一侧与所述输入端电极相接，另一侧与所述输出端电极相接；限流层；接地端电极。本实用新型通过对限流层和接地端电极的设计，实现了无源的神经元器件，本实用新型中限流层可等效为接地的电阻，从而将银导电细丝连通输入端电极和输出端电极时所产生的电流转换成电压脉冲，使输出端电极直接输出电压脉冲，无需电源与比较器所构成的辅助电路，能够有效降低神经元电路的复杂度和占用面积。

公开(公告)号：CN216958042U

公开(公告)日：2022-07-12

申请号：CN202221318969.X

申请日：2022-05-30

Applicant: 浙江大学杭州国际科创中心

Inventor： 许凯 ,  张亦舒

IPC: H01L29/423 ,  H01L29/78

Abstract: 本实用新型涉及LDMOS技术领域，公开了一种LDMOS晶体管结构，包括：器件本体，所述器件本体包括衬底层和位于衬底层上方的N型漂移区，N型漂移区的上方设有按预定距离间隔排列的至少两个第二栅极；其中，至少两个第二栅极为非等间距间隔排列，从而能够在增加击穿电压的同时降低导通电阻。本实用新型通过以上技术方案实现了对击穿电压和导通电阻矛盾的突破，提高了功率半导体芯片和电力智能设备的可靠性，保证了电网安全稳定运行。