-
公开(公告)号：CN102419735A
公开(公告)日：2012-04-18
申请号：CN201110256131.2
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F3/0604 , G06F3/0634 , G06F3/0641 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F2212/1016 , G06F2212/1024 , G06F2212/1044 , G06F2212/214 , G06F2212/7201 , G06F2212/7205
Abstract: 本发明涉及存储器系统。根据一个实施例，一种存储器系统包括：非易失性半导体存储器、块管理单元和转录单元。所述半导体存储器包括在第一模式和第二模式下都可写入数据的多个块。所述块管理单元将在其中未存储有效数据的块管理作为空闲块。当通过所述块管理单元管理的空闲块的数目小于或等于预定阈值时，所述转录单元选择在其中存储有效数据的一个或多个使用块作为转录源块，并且在第二模式下将在所述转录源块中存储的有效数据转录到空闲块。
-
公开(公告)号：CN102193748A
公开(公告)日：2011-09-21
申请号：CN201110048761.0
申请日：2011-03-01
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F3/0608 , G06F3/061 , G06F3/0611 , G06F3/0631 , G06F3/0638 , G06F3/064 , G06F3/0644 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F3/0688 , G06F12/00 , G06F12/16 , G06F2212/1016 , G06F2212/214 , G06F2212/7202 , G06F2212/7205
Abstract: 本发明涉及控制器、数据存储装置以及程序产品。根据一个实施例，写指令单元指令数据存取单元在数据存储单元的由第一物理地址指示的存储区中写入写目标数据，指令管理信息存取单元更新地址转换信息，并指令第一存取单元更新所述第一物理地址。压缩单元提取压缩目标数据的物理地址，指令所述数据存取单元读取在所述数据存储单元的由所述物理地址指示的存储区中所存储的所述压缩目标数据，指令所述数据存取单元在所述数据存储单元的由第二物理地址指示的存储区中写入所述压缩目标数据，指令所述管理信息存取单元更新所述地址转换信息，并指令第二存取单元更新所述第二物理地址。
-
公开(公告)号：CN101763894A
公开(公告)日：2010-06-30
申请号：CN200910169039.5
申请日：2009-09-14
Applicant: 株式会社东芝
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/105 , G11C2216/14
Abstract: 本发明涉及半导体存储装置和存储控制方法。一种半导体存储装置包括：第一存储单元，其具有作为数据写入区域的多个第一块；指令单元，其发出将数据写入所述第一块中的写入指令；转换单元，其参考转换表将输入数据的外部地址转换成在所述第一块中的存储位置，在所述地址转换表中所述数据的外部地址与所述第一块中的所述数据的所述存储位置相关联；以及判断单元，其基于所述输入数据的所述存储位置而判断所述第一块中的任何块是否存储有效数据，其中当所述第一块中的任何块没有存储所述有效数据时，所述指令单元发出将数据写入其中没有存储所述有效数据的所述第一块中的写入指令。
-
公开(公告)号：CN101622608A
公开(公告)日：2010-01-06
申请号：CN200880006535.2
申请日：2008-09-08
Applicant: 株式会社东芝
CPC classification number: G06F3/0604 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0647 , G06F3/0652 , G06F3/0659 , G06F3/0679 , G06F3/0685 , G06F12/0246 , G06F2212/1036 , G06F2212/7202 , G06F2212/7205 , G06F2212/7211
Abstract: 一种存储器系统，包括：非易失性存储器，其包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；以及块控制器，其将至少从外部提供的数据写入被设置为空闲状态且擦除时间最老的第一个块。
-
公开(公告)号：CN1725642A
公开(公告)日：2006-01-25
申请号：CN200510066820.1
申请日：2005-04-26
Applicant: 株式会社东芝
IPC: H03K19/173
CPC classification number: H03K19/17752
Abstract: 一种可编程逻辑电路装置包括动态切换和操作多个电路块的可编程逻辑电路。这些电路块包括执行分支处理的分支电路块和有选择地对分支电路块所得到的数据进行多种处理的多个子电路块。该装置还包括存储单元，它存储分支电路块所得到的数据以及被输入了该数据的子电路块的标识符。标识符与数据相关联。该装置还包括控制器，它使得可编程逻辑电路在处理存储单元中所存储的数据时，处理与与正在可编程逻辑电路中运行的子电路块的标识符相同的标识符相关联的数据优先于处理与其他子电路块的标识符相关联的数据。
-
Patent Agency Ranking
公开(公告)号：CN106372001A
公开(公告)日：2017-02-01
申请号：CN201510887983.X
申请日：2015-12-07
Applicant: 株式会社东芝
Inventor： 菅野伸一
Abstract: 本发明的实施方式实现对各种数据的存储有用的内存系统。根据实施方式，内存系统具备包含多个物理块的非易失性内存和控制器。所述控制器管理包括第1命名空间和第2命名空间的多个命名空间，所述多个命名空间用于分别保存具有不同的更新频度的多种数据，所述第1命名空间用于至少保存第1种类的数据，所述第2命名空间用于保存具有比所述第1种类的数据低的更新频度的第2种类的数据。所述控制器基于按各个命名空间指定应该确保的物理资源的量的来自主机设备的要求，将第1个数的物理块作为所述第1命名空间用的物理资源进行分配，将第2个数的物理块作为所述第2命名空间用的物理资源进行分配。
-
公开(公告)号：CN106201335A
公开(公告)日：2016-12-07
申请号：CN201510651436.1
申请日：2015-10-10
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F3/06
CPC classification number: G06F3/0679 , G06F3/0619 , G06F3/064 , G06F3/0656 , G06F3/0688 , G06F12/0246 , G06F13/1694 , G06F2212/1008 , G06F2212/7201 , G06F2212/7203
Abstract: 本发明的实施方式提供能够有效地执行原子写入的存储系统。实施方式的存储系统可以与主机连接。上述存储系统具备非易失性的存储器、数据处理部和管理部。上述数据处理部根据来自上述主机的命令，执行上述主机与上述存储器之间的数据传送。上述管理部对表示逻辑位置信息与上述存储器的物理位置信息的对应关系的第1翻译信息进行管理。上述管理部，在上述数据处理部将第1数据存储于上述存储器的情况下更新第2翻译信息。上述第1数据包含于以第1写入模式从上述主机接收的数据组。上述第2翻译信息是上述第1翻译信息的复本。上述管理部，在上述第1写入模式结束的情况下将上述第2翻译信息反映到上述第1翻译信息。
-
公开(公告)号：CN102419735B
公开(公告)日：2015-02-25
申请号：CN201110256131.2
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F3/0604 , G06F3/0634 , G06F3/0641 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F2212/1016 , G06F2212/1024 , G06F2212/1044 , G06F2212/214 , G06F2212/7201 , G06F2212/7205
Abstract: 本发明涉及存储器系统。根据一个实施例，一种存储器系统包括：非易失性半导体存储器、块管理单元和转录单元。所述半导体存储器包括在第一模式和第二模式下都可写入数据的多个块。所述块管理单元将在其中未存储有效数据的块管理作为空闲块。当通过所述块管理单元管理的空闲块的数目小于或等于预定阈值时，所述转录单元选择在其中存储有效数据的一个或多个使用块作为转录源块，并且在第二模式下将在所述转录源块中存储的有效数据转录到空闲块。
-
公开(公告)号：CN103324548A
公开(公告)日：2013-09-25
申请号：CN201310088326.X
申请日：2013-03-19
Applicant: 株式会社东芝
IPC: G06F11/10
CPC classification number: H03M13/09 , H03M13/1515 , H03M13/152 , H03M13/1525 , H03M13/1545 , H03M13/2906
Abstract: 本发明提供存储器控制器。根据实施方式，存储器控制器具备：编码部，其通过对用户数据进行纠错码化处理而生成第1至第n校验位，通过对第1至第n校验位分别进行纠错码化处理而生成第1至第n外部校验位;和译码部，其用用户数据、第1至第n校验位及第1至第n外部校验位，进行纠错译码处理，根据用于生成第1至第（i-1）校验位的生成多项式来选择用于生成第i校验位的生成多项式。
-
公开(公告)号：CN102411518A
公开(公告)日：2012-04-11
申请号：CN201110254403.5
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F11/108 , G06F2211/1059 , G06F2211/1073 , G06F2211/1092
Abstract: 本发明涉及控制器、存储装置以及计算机程序产品。根据一个实施例，控制器控制向包括第一数据存储单元和第二数据存储单元的存储装置的写入以及从所述存储装置的读出。所述第二数据存储单元存储用户数据和所述用户数据的奇偶校验数据。所述第一数据存储单元存储所述奇偶校验数据。所述控制器包括奇偶校验更新单元和奇偶校验写入单元。当奇偶校验数据被更新时，所述奇偶校验更新单元将更新后的奇偶校验数据写入到所述第一数据存储单元中。当满足特定要求时，所述奇偶校验写入单元读出在所述第一数据存储单元中写入的奇偶校验数据并将由此读出的奇偶校验数据写入到所述第二数据存储单元中。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.025 seconds)
