公开(公告)号：CN1551233A

公开(公告)日：2004-12-01

申请号：CN200410007851.5

申请日：2004-03-03

Applicant: 松下电器产业株式会社

Inventor： 县政志

IPC: G11C11/4063 ,  G11C11/409

CPC classification number: H01L27/10897 ,  G11C7/12 ,  G11C7/14 ,  G11C11/4094 ,  G11C11/4099

Abstract: 一种半导体存储电路，不会相应DRAM数据读出的高速化而增大功耗及芯片面积。每当数据读出，将位线对(BL、BLX)预充电到GND电平，用电压VDD充电伪单元(14)。之后，激活字线(WL)和伪字线(DWL)，一旦各电位上升存取晶体管(111、141)的阈值电压，则立即将主电容器(121)和伪电容器(143)电连接到位线，开始数据读出。这样产生的位线间的电位差由读出放大器(12)检测、放大，读出数据。这里，伪电容器(143)的静电电容为主电容器(112)的大致一半。因此，可以电压VDD进行伪电容器(143)的预充电。

公开(公告)号：CN1534682A

公开(公告)日：2004-10-06

申请号：CN200410028789.8

申请日：2004-03-18

Applicant: 松下电器产业株式会社

Inventor： 白滨政则 ,  县政志

IPC: G11C11/34

CPC classification number: G11C5/025 ,  G11C11/4074 ,  G11C11/4085

Abstract: 一种半导体存储电路，通过将在位线方向上并列配置了数据存取电路部(11)、4个存储器单元子阵列(10)和电源电路部(12)的电路扩展单位(UNIT1)在字线方向上配置所希望数量，进行半导体存储电路(1)的布局。数据存取电路部(11)由驱动器电路(111)驱动，其驱动操作由驱动器电路(141)控制。电源电路部(12)的电压供给操作由驱动器电路(151)控制。这样布局的半导体存储电路(1)具有与设定成所希望的存储容量的存储器单元阵列(100)的规模相符的驱动和电压供给能力。由此，可以在短时间以低成本提供能高速低功耗操作，并且在抑制芯片面积的同时将存储容量设定到希望值的半导体存储电路。