-
公开(公告)号:CN102804253B
公开(公告)日:2015-11-25
申请号:CN201080026970.9
申请日:2010-03-18
Applicant: 夏普株式会社
Abstract: 一种移位寄存器,在使用同时选择信号(AONB)信号来进行多个信号线的同时选择的显示驱动电路中使用,上述移位寄存器的各级包括:置位复位型的触发器;和有选择地获取与该触发器的输出相应的信号来生成本级的输出信号的信号生成电路,上述移位寄存器的各级的输出信号(例如OUTn信号)通过同时选择信号的有效化而变得有效,在进行上述同时选择的期间中有效,上述触发器的输出(Qn信号),在置位用信号(SBn)和复位用信号(Rn)均有效的期间中无效(Low)。这样,能够迅速地进行所有信号线的同时选择和移位寄存器的初始化。
-
公开(公告)号:CN105051826A
公开(公告)日:2015-11-11
申请号:CN201480016839.2
申请日:2014-02-17
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3648 , G09G3/3677 , G09G2310/0286 , G09G2310/06
Abstract: 将单位电路(1)多级连接而构成移位寄存器。输出晶体管(Tr1)根据栅极电位来切换是否输出时钟信号(CKA)。置位晶体管(Tr2)根据置位控制部(3)的输出来切换是否将导通电位输出部(2)的输出供给到Tr1的栅极端子。置位控制部(3)在对Tr1的栅极端子供给高电平电位的期间的一部分,将Tr2的栅极端子控制为浮置状态。使Tr2的栅极电位上顶而上升,对Tr1的栅极端子供给没有阈值降低的高电平电位,减小在输出信号(OUT)成为高电平时输出信号(OUT)的变弱。由此,能够增大对于晶体管的阈值电压的变动的动作裕度。
-
公开(公告)号:CN102687188B
公开(公告)日:2015-01-14
申请号:CN201080059865.5
申请日:2010-10-07
Applicant: 夏普株式会社
CPC classification number: G09G3/006 , G09G3/3611 , G09G3/3688 , G09G2310/0297 , G09G2330/12
Abstract: 本发明的目的在于实现一种显示面板,该显示面板不增大电路规模也能够在检查面板时检测出在通常时进行动作的取样开关的不良。在源极总线的一端侧,设置有包括对视频信号进行取样的取样开关的1输入3输出的多路信号分离器,在源极总线的另一端侧,包括与取样开关对应地设置的检查用开关,设置有以测试用视频信号(T_VIDEO)为输入信号的1输入3输出的多路信号分离器。在以控制取样开关和检查用开关的状态的三个控制信号(ASW1~ASW3)中的任意控制信号为关注控制信号时,与由关注控制信号控制为导通状态的取样开关连接的源极总线和与由关注控制信号控制为导通状态的检查用开关连接的源极总线不同。
-
公开(公告)号:CN101861625B
公开(公告)日:2014-04-16
申请号:CN200880116106.0
申请日:2008-08-26
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/06 , G09G2330/08 , G11C19/28
Abstract: 本发明的目的是在包括级联连接的多个单元电路的移位寄存器中,即使多个单元电路同时导通而输出高电平的输出信号,也能使所有单元电路瞬间复原到通常动作。当由于移位寄存器10进行误动作,从前级单元电路11和后级单元电路11施加的输出信号同时成为高电平时,单元电路11所内置的误动作复原电路17、18检测出误动作。误动作复原电路17对节点N2施加高电压而强制下拉输出信号OUT。另外,误动作复原电路18使节点N1强制放电,释放电容C1所蓄积的电荷。其结果是:能够使进行误动作的移位寄存器10瞬间复原到通常动作。本发明应用于显示装置、摄像装置的驱动电路等。
-
公开(公告)号:CN102804250A
公开(公告)日:2012-11-28
申请号:CN201080024456.1
申请日:2010-02-24
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2300/0852 , G09G2300/0876 , G09G2310/0286
Abstract: 在进行CC驱动的显示驱动电路中,与移位寄存器的各级(SR)相对应地各设置1个保持电路(CSL),并且在各闩锁电路(CSL)输入极性信号CMI,在第n级移位寄存器(SRn)生成的内部信号Mn(CSRn)成为有效时,与第n级相对应的闩锁电路(CSLn)取入并保持极性信号CMI,作为扫描信号,将第n级移位寄存器的输出信号(SRBOn)供给到与第(n+1)级相对应的像素上连接的栅极线(GLn+1)的,并且作为CSOUTn,将与第n级相对应的闩锁电路(CSLn)的输出供给到和与第n级相对应的像素的像素电极形成电容的CS总线,从而,在CC驱动中能够在不增大电路面积的情况下消除发生使影像信号显示开始的第一帧中的横线。
-
公开(公告)号:CN102741937A
公开(公告)日:2012-10-17
申请号:CN201180007991.0
申请日:2011-02-10
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 一种移位寄存器,其包括多级的包含触发器的单位电路,各单位电路基于触发器的输出取入同步信号,由此生成本级的输出信号,在上述触发器中设置有:第一开关和第二开关(11、12);以及将被输入的信号锁存而作为触发器的输出的锁存电路(LC),并且第一移位方向信号(UD)经由第一开关(11)输入锁存电路(LC),且第二移位方向信号(UDB)经由第二开关(12)输入锁存电路(LC),在初级和末级以外的各单位电路中,前一级的输出信号被输入第一开关的控制端子,并且后一级的输出信号被输入第二开关的控制端子。由此,能够减少移位寄存器的元件数,实现移位寄存器的小型化和低成本化。
-
公开(公告)号:CN102576517A
公开(公告)日:2012-07-11
申请号:CN201080046262.1
申请日:2010-06-04
Applicant: 夏普株式会社
CPC classification number: G09G3/3614 , G09G3/3655 , G09G2310/0267
Abstract: 在进行CC驱动的显示装置,将在列方向将视频信号的分辨率转换为2倍进行显示的第一模式,切换为以视频信号的分辨率进行显示的第二模式。在第一模式,向与相邻的2条扫描信号线对应的在列方向相邻的2个像素所包括的各像素电极,供给相同极性且相同灰度等级的信号电位,并且使被写入像素电极的信号电位的变化方向按每相邻的2行而不同(2线反转驱动)。在第二模式,使被写入像素电极的信号电位的变化方向按每相邻的1行而不同(1线反转驱动)。提供如下的显示驱动电路:在进行CC驱动的显示装置,能够不引起显示品质的下降地在第一模式与第二模式之间相互切换,该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式,该第二模式是将视频信号的分辨率转换为m倍(m是与n不同的整数)进行显示的模式。
-
公开(公告)号:CN102460558A
公开(公告)日:2012-05-16
申请号:CN201080026836.9
申请日:2010-03-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2310/0245 , G09G2310/0286 , G09G2310/063 , G09G2320/0233 , G09G2330/026 , G09G2330/027 , G11C19/28 , H03K3/356182
Abstract: 一种移位寄存器,其在进行多根信号线的同时选择的显示驱动电路中使用,该移位寄存器在各级中包括:具有初始化用端子(INITB)的触发器(FF);和被输入同时选择信号(AONB信号)并使用上述触发器的输出(Q、QB)生成本级的输出信号(OUTB)的信号生成电路,各级的输出信号(OUTB)通过同时选择信号(AONB)的有效化DMJ成为有效并在进行同时选择的期间为有效,触发器的初始化用端子(INITB)、置位用端子(SB)和复位用端子(R)为有效的期间,该触发器(FF)的输出(Q、QB)成为无效,向该触发器的初始化用端子(INITB)输入同时选择信号(AONB信号)。由此能够实现能够将各种驱动器小型化的移位寄存器。
-
公开(公告)号:CN101878592A
公开(公告)日:2010-11-03
申请号:CN200880118024.X
申请日:2008-08-26
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3655 , G09G2310/0286 , G09G2310/0289 , G09G2310/0291 , G11C19/184 , G11C19/28 , H03K17/063 , H03K17/165 , H03K17/693
Abstract: 包括n沟道型的多个晶体管的电路(10)具备:漏极端子被施加VDD、栅极端子被输入输入信号(IN)的晶体管(T1);漏极端子被施加VDD、源极端子连接到输出端子(OUT)、栅极端子连接到晶体管(T1)的源极端子的晶体管(T2);以及设置在节点(n1)与输入时钟信号的时钟端子(CK)之间的电容(C1)。输入到时钟端子(CK)的时钟信号的频率高于从输出端子(OUT)输出的输出信号的频率。由此,提供包括相同导电型晶体管的、能够防止电位电平的降低并输出稳定的信号的半导体装置和具备该半导体装置的显示装置。
-
公开(公告)号:CN111033601B
公开(公告)日:2021-06-29
申请号:CN201880042965.3
申请日:2018-06-28
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1333 , G02F1/1368 , G09F9/302 , H01L21/336 , H01L29/786
Abstract: 降低显示区域的与穿过内非显示区域的源极线相对应的部分区域中的显示质量的下降。穿过内非显示区域(12)的源极线(R、B、G)的排列在上侧变更区域(13)和下侧变更区域(16)中被变更为,使得被同时驱动的源极线(R、B、G)在显示区域(17)中相互不相邻,而在通过区域(14)中相互相邻。
-
-
-
-
-
-
-
-
-