-
公开(公告)号：CN110168498A
公开(公告)日：2019-08-23
申请号：CN201880006417.5
申请日：2018-01-09
Applicant: 国际商业机器公司
IPC: G06F9/30
Abstract: 选择性地暂时抑制被识别为受约束的存储操作数请求的处理。该处理包括：确定对由计算环境的多个处理单元共享的共同存储位置的存储操作数请求是否受约束，以及基于确定该存储操作数请求受约束，则暂时抑制请求依照该存储操作数请求对该共同存储位置的访问。执行该处理的该处理单元可继续进行该受约束的存储操作数请求的处理，而不执行该抑制，其中该处理可使用该处理单元私有的高速缓存来实现。否则，该抑制可继续，直至与该存储操作数请求相关联的指令或指令的操作接近完成。
-
公开(公告)号：CN103513963A
公开(公告)日：2014-01-15
申请号：CN201310235141.7
申请日：2013-06-14
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F9/38 , G06F9/30076 , G06F9/3844 , G06F9/3848
Abstract: 实施例涉及选择性地阻止分支指令预测。一方面包括用于执行选择性分支预测的计算机系统。该系统包括存储器和处理器，且该系统被配置为执行方法。该方法包括检测指令流中的分支预测阻止指令，并基于对分支预测阻止指令的检测来阻止分支预测阻止指令之后的预定数量的分支指令的分支预测。
-
-
公开(公告)号：CN110168503B
公开(公告)日：2023-07-07
申请号：CN201780082594.7
申请日：2017-12-15
Applicant: 国际商业机器公司
Abstract: 提供一种用于在处理单元执行期间收集时间片插装信息的设施。该设施至少部分地计数在处理单元执行的时间片期间指定处理单元事件的发生。保留在该时间片的第一执行间隔和第二执行间隔期间发生的所计数的事件。该第一执行间隔在该时间片上比该第二执行间隔更早，所计数的事件促进调整该处理单元的性能。在实施例中，该时间片是处理单元执行的邻接时间周期，该指定处理单元事件包括高速缓存事件。该处理单元可跨多个邻接时间片交错多个不同工作单元的处理，并且在单个时间片期间，该多个不同工作单元中的单个工作单元由该处理单元处理。
-
-
Patent Agency Ranking
公开(公告)号：CN110168510B
公开(公告)日：2023-05-26
申请号：CN201880006436.8
申请日：2018-01-03
Applicant: 国际商业机器公司
IPC: G06F12/0815 , G06F12/084 , G06F9/52
Abstract: 提供一种计算环境设施以延长在处理存储操作数请求后在私有(或本地)高速缓存中的高速缓存行的独占持有。该设施包括确定对由该计算环境的多个处理单元共享的存储位置的存储操作数请求是否被指定为持有。此外，进行私有高速缓存中用于处理该存储操作数请求的对应的高速缓存行的状态是否被独占地拥有的确定。基于确定该存储操作数请求被指定为持有，以及私有高速缓存中用于处理该存储操作数请求的对应的高速缓存行的状态被独占地拥有，在完成该存储操作数请求的处理后，继续独占地持有该私有高速缓存中的该对应的高速缓存行。该继续持有可包括启动计数器以促进在期望的设定间隔内的继续持有。
-
-
公开(公告)号：CN110402434B
公开(公告)日：2023-02-24
申请号：CN201880015792.6
申请日：2018-02-27
Applicant: 国际商业机器公司
IPC: G06F12/0811 , G06F12/0855 , G06F12/0875
Abstract: 具有共享分派流水线的同时多线程(SMT)处理器包括检测缓存未命中线程的第一电路。第二电路确定发生所检测的缓存未命中的第一缓存层级。第三电路确定线程中的下一完成(NTC)组和线程中的多个附加组(X)。基于所检测的缓存未命中动态地配置附加组(X)。第四电路确定线程中的任何组是否比所确定的NTC组和多个附加组(X)更年轻，并从缓存未命中线程中清除所有确定的更年轻组。
-
公开(公告)号：CN110199266B
公开(公告)日：2023-01-31
申请号：CN201880007434.0
申请日：2018-01-03
Applicant: 国际商业机器公司
Abstract: 公开了促进计算环境中的处理的方法、系统和计算机可读存储介质。方法包括获取用于执行与一个或多个受保护存储控制相关的动作的指令，执行所述指令以执行所述动作，所述执行包括从位置获取与所述一个或多个受保护存储控制相关联的内容，所述一个或多个受保护存储控制用以控制用于保护存储器的部分的受保护存储设施的操作；以及使用所述内容执行所述动作，其中所述动作包括加载或存储。
-
公开(公告)号：CN110402434A
公开(公告)日：2019-11-01
申请号：CN201880015792.6
申请日：2018-02-27
Applicant: 国际商业机器公司
IPC: G06F12/0811 , G06F12/0855 , G06F12/0875
Abstract: 具有共享分派流水线的同时多线程(SMT)处理器包括检测缓存未命中线程的第一电路。第二电路确定发生所检测的缓存未命中的第一缓存层级。第三电路确定线程中的下一完成(NTC)组和线程中的多个附加组(X)。基于所检测的缓存未命中动态地配置附加组(X)。第四电路确定线程中的任何组是否比所确定的NTC组和多个附加组(X)更年轻，并从缓存未命中线程中清除所有确定的更年轻组。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.046 seconds)
