-
公开(公告)号：CN102387160A
公开(公告)日：2012-03-21
申请号：CN201110413606.4
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供一种基于IP报文五元组过滤策略的系统和方法，所述系统包括五元组的FIFO、DispatchFSM仲裁模块、HashFilter、结果收集器模块和SRAM访问控制器，其中存储五元组的FIFO的数据被DispatchFSM仲裁模块分发到多个HashFilter中，SRAM访问控制器从多个Hash过滤器读取数据并进行规则匹配；所述方法首先将用户设定的规则表通过PCIe接口按照一定的算法写入到QDR的某个地址，当存储五元组的FIFO有数据时，从FIFO中读取一组数据，通过四元组按照相同的算法计算出存贮与之对应的在QDR中的规则，将其取出后进行比较，若匹配则成功，将规则中的动作信息提取出传输给后续模块，按照用户要求产生相应的数据包。本发明提供的过滤策略的系统和方法，不会大量占用内核资源，降低了系统调用带来的开销。
-
公开(公告)号：CN102195868A
公开(公告)日：2011-09-21
申请号：CN201010609020.0
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种用于对网络报文高效动态分类的设备和方法。本发明是一个软硬件结合的系统，设备包括硬件和软件，报文分类规则存储在硬件中，规则的管理在软件中进行，实现方法是软件和硬件协同工作，硬件仅仅使用规则，保证规则匹配的效率，软件在主机内存中为硬件规则表构造扩展的镜像，保证规则灵活动态的修改。报文分类规则需要更新时，软件对规则表的调整过程在主机内存中进行，只把最终调整好的结果实施到硬件板载内存。整个系统在满足了动态灵活性要求的同时，又保证了很高的效率。
-
公开(公告)号：CN102111331A
公开(公告)日：2011-06-29
申请号：CN201010611764.6
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种基于hash表实现的带掩码五元组规则的匹配方法。过程是不扩展掩码规则，而是把掩码规则直接存入hash表，从输入报文中提取要比对的五元组后，对每种掩码格式分别计算掩码后的五元组，用新的五元组查找hash表。本发明用计算资源代替存储资源完成系统功能，虽然增加了多次匹配的计算量，但是对目前的多核cpu或专用芯片来说，计算资源是足够的，用多余的计算资源避免稀缺的存储资源浪费，可以使整个系统达到应用要求。
-
公开(公告)号：CN102082688A
公开(公告)日：2011-06-01
申请号：CN201010611748.7
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种软硬件结合实现TCP乱序缓冲区管理的方法。硬件负责乱序缓冲区的申请和使用，软件负责乱序缓冲区的释放，硬件网卡接收到乱序TCP报文后，申请乱序缓冲区，并通知软件TCP连接发生了乱序，接口库软件处理乱序TCP连接时，把乱序缓冲区串联到一个链表中，需要删除乱序缓冲区时，软件查找链表，并通知硬件释放缓冲区。本发明实现了大容量TCP乱序缓冲区管理，使TCP卸载系统可以在高速网络上进行乱序重排。
-
公开(公告)号：CN101540727A
公开(公告)日：2009-09-23
申请号：CN200910083155.5
申请日：2009-05-05
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明涉及一种IP报文的硬件分流方法，本方案利用网卡硬件对接收到的IP报文进行分流，网卡在接受IP报文的同时，抽取IP报文头中的源、目的地址，利用Hash算法计算出该IP报文所属的线程，然后DMA通道调度模块根据线程号启动DMA引擎将报文送到该线程所属的主存缓冲区中，为了支持IP报文的硬件分流策略，上层软件使得每个线程拥有一个专用的主存缓冲区，网卡启动多个接收IP包的线程与主机处理IP包的线程一一对应，主机处理IP包的线程直接从内存缓冲区获取数据进行处理，这中间的数据传输不需要CPU参与，可以降低CPU负载。本发明可支持高达1024甚至4096、8192个硬件线程，最佳配置为每个CPU核对应一个线程，这样每个线程独立工作，互不干扰，系统资源的共享竞争最少，达到最好性能。
-
Patent Agency Ranking
公开(公告)号：CN114866499A
公开(公告)日：2022-08-05
申请号：CN202210455668.X
申请日：2022-04-27
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L49/901 , H04L49/201 , H04L49/109 , G06F15/78
Abstract: 本发明实施例公开了一种片上多核系统的同步广播通信方法、装置和存储介质，包括对片上多核系统中每两个处理器CPU核心之间分别创建专用通道；根据所创建的专用通道构建专用通道矩阵；当确定接收到指定CPU核心发送的广播通信时，根据指定CPU核心的编号查询专用通道矩阵获取第一专用通道，以及与各第一专用通道匹配的第一目标CPU核心；将广播通信分别通过第一专用通道发送给各第一目标CPU核心。通过在片上多核系统中每两个CPU核心之间分别创建专用通道，并构建专用通道矩阵，当确定接收到指定CPU核心发送的广播通信时，基于专用通道矩阵分别采用独立的专用通道将广播消息发送给各目标CPU核心，从而实现任意CPU核心向其他它CPU核心的同步广播通信。
-
公开(公告)号：CN102111402B
公开(公告)日：2015-06-10
申请号：CN201010608744.3
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L29/06
Abstract: 本发明提供了一种对正则式DFA分组的方法。A、对所有的正则式两两分组，生成两两之间的状态和；B、将所有正则式置于第一组，置失败标志为0；C、对步骤A的状态和进行排序，在第一组中找出两两之和最大的正则式a；D、将正则式a置于第二组；E、对第二组的正则式生成DFA，如果在DFA状态数目约束条件下生成成功，判断失败标志，如果为0，转到步骤C，如果为1，跳转至步骤G；如果失败则将a置成第三组，置失败标志为1，转到步骤C；F、循环操作步骤C、D、E，直到依次所有正则式都尝试结束；G、将第三组中的正则式放到第一组中，尝试对第一组生成DFA，若成功，则分组结束，若失败则可对第三组重新分组，转到步骤A。本发明利用探测淘汰策略，实现了对正则式的最少分组，实现了在DFA状态数目约束下，生成DFA状态的最大化，可以实现对正则式的高效匹配。
-
公开(公告)号：CN102195868B
公开(公告)日：2015-05-20
申请号：CN201010609020.0
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种用于对网络报文高效动态分类的设备和方法。本发明是一个软硬件结合的系统，设备包括硬件和软件，报文分类规则存储在硬件中，规则的管理在软件中进行，实现方法是软件和硬件协同工作，硬件仅仅使用规则，保证规则匹配的效率，软件在主机内存中为硬件规则表构造扩展的镜像，保证规则灵活动态的修改。报文分类规则需要更新时，软件对规则表的调整过程在主机内存中进行，只把最终调整好的结果实施到硬件板载内存。整个系统在满足了动态灵活性要求的同时，又保证了很高的效率。
-
公开(公告)号：CN104519055A
公开(公告)日：2015-04-15
申请号：CN201410768341.3
申请日：2014-12-11
Applicant: 曙光信息产业(北京)有限公司
CPC classification number: H04L63/0272 , H04L12/4641 , H04L63/0485
Abstract: 本发明公开了一种VPN业务实现方法、装置和VPN服务器，该VPN业务实现方法包括：通过高性能多核处理器平台建立控制平面的IPSec隧道及对用户配置进行管理；通过FPGA对数据包进行加密或解密处理，并对数据包进行识别和转发。本发明通过将高性能多核处理器平台与高性能FPGA平台相结合实现了高性能的IPSec VPN隧道建立和数据包处理，通过高性能FPGA实现对数据包进行加解密以及识别转发，解决了CPU资源限制以及加解密限制影响系统使用性能的问题，从而大大提高了VPN系统的性能。
-
公开(公告)号：CN102387159B
公开(公告)日：2014-12-10
申请号：CN201110413489.1
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L29/06
Abstract: 本发明提供一种线性探测正则式分组系统和方法，其包括正则式集合模块、正则式编译模块，正则式集合模块在编译成功后进行分组，编译失败后则循环编译，直至编译成功。本发明提供的线性探测正则式分组系统和方法，采用本方案可以不用计算两两正则式之间的状态和，能够节约大量的时间，尤其是在正则式集合比较大时。另外，本方案简单、易用可直接移植到硬件逻辑中实现。
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.065 seconds)
