-
公开(公告)号：CN109450456A
公开(公告)日：2019-03-08
申请号：CN201811284264.9
申请日：2018-10-30
Applicant: 南京大学
IPC: H03M13/13
Abstract: 本发明涉及基于极化码的自适应堆栈译码方法及系统，该系统包括：控制单元，路径计算单元，决策单元，堆栈排序单元。所述的控制单元为整个译码过程提供了控制信息；所述的路径计算单元计算出每条路径的转移概率；所述的决策单元通过两种配合使用的自适应策略来限制搜索宽度和存储堆栈深度；所述的堆栈排序单元对所有的候选路径按转移概率从大到小进行排序。有益效果：本发明提出了两种自适应策略，新增了决策单元，通过路径剪枝操作，大大降低了算法的计算复杂度和空间复杂度，并保证了译码性能，适用于各种信道场景。
-
公开(公告)号：CN105955705B
公开(公告)日：2019-02-26
申请号：CN201610274202.4
申请日：2016-04-27
Applicant: 南京大学
IPC: G06F7/53
Abstract: 本发明涉及可重构的多通道检测算法加速器，包括AXI4接口，用于接收AXI总线上的命令；置寄存器，根据控制信号配置配置寄存器的参数；状态寄存器，用于储存加速器内部的状态信息，同时可以根据所述控制信号反馈所述状态信息；主控制器，主控制器根据配置寄存器的配置信息，将重构参数传给重构控制器，并实时对状态寄存器进行更新；重构控制器，根据主控制器传来的数据，对内部的可重构算法模块进行重构；多通道检测运算模块，采用流水、并行的架构，含有若干流水算法，各算法根据相应的所述配置信息选通数据选择器从而实现不同点数不同阶数的算法。有益效果为：本发明提供的多通道检测算法加速器通过可重构技术大大提高了加速器的灵活性，流水与并行的架构大大增强了加速器的性能。
-
公开(公告)号：CN108763116A
公开(公告)日：2018-11-06
申请号：CN201810489117.9
申请日：2018-05-21
Applicant: 南京大学
IPC: G06F13/16
CPC classification number: G06F13/1626 , G06F13/1642 , G06F13/1668
Abstract: 本发明提供了基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。有益效果：能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。
-
公开(公告)号：CN108710943A
公开(公告)日：2018-10-26
申请号：CN201810488050.7
申请日：2018-05-21
Applicant: 南京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明的多层前馈神经网络并行加速器，包括：主控制模块，控制整个计算流程；系数地址生成模块，生成系数的地址，将所述系数的地址输出；并接收存储控制模块的系数数据，将系数数据拆分后输出；操作数地址生成模块，生成操作数的存储地址并输出；接收存储控制模块的操作数数据，将数据拆分后并输出；前馈网络计算模块，接收拆分后的系数数据与操作数数据，包含若干路并行计算的计算单元；神经元地址生成模块，接收前馈网络计算模块计算得到的神经元数据，生成神经元的存储地址和神经元数据，并将所述神经元的存储地址和神经元数据输出。有益效果：可扩展性好，并行度可调，加速比高；支持流水操作，资源消耗少。
-
公开(公告)号：CN107196792A
公开(公告)日：2017-09-22
申请号：CN201710349231.7
申请日：2017-05-17
Applicant: 南京大学
Abstract: 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。
-
Patent Agency Ranking
公开(公告)号：CN104504205B
公开(公告)日：2017-09-15
申请号：CN201410827960.5
申请日：2014-12-29
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
IPC: G06F17/50
Abstract: 本发明涉及一种对称FIR算法的并行化二维分割方法，包括设定对称FIR算法的参数：源向量点数，滤波系数长度；2）采用支持四路并行运算的乘法器、加法器通过对称FIR算法处理源数据；3）根据源数据长度，采用不同的算法完成DMA搬运阶段。有益效果为：解决了DMA搬运阶段基于并行化设计的数据细粒度分割、数据存放问题，以及向量长度过大而内存容量受限，需要作多次DMA搬入、处理、搬出，由此带来的源数据粗粒度分割问题。
-
公开(公告)号：CN106970879A
公开(公告)日：2017-07-21
申请号：CN201710189441.4
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F11/36
CPC classification number: G06F11/3608
Abstract: 本发明涉及一种针对可配置处理核的参数自动化配置验证平台及方法，该验证平台包括：硬件验证模块，包括可配置处理核，对可配置处理核进行参数配置，经可配置处理核得到运算数据，并存储、输出所述运算数据；软件验证模块，包括Java单元和MATLAB单元，接收所述运算数据，根据运算数据，产生可配置处理核运算所需的源数据、参数和配置信息，并对处理核运算结果进行对比和验证。具有灵活性，由于可配置处理核的配置信息多变，算法的灵活性大，验证源数据和参数的数据量大且多变，该验证平台中软硬件平台协同配合，能够很好地满足验证灵活性高的需求。
-
公开(公告)号：CN106970775A
公开(公告)日：2017-07-21
申请号：CN201710190120.6
申请日：2017-03-27
Applicant: 南京大学
Abstract: 本发明提供了一种可重构定浮点通用加法器，包括：48位定点加法器，进行定点加法运算，并可重构成单精度浮点加法器；选择器，根据顶层配置信息选择相应的定点或浮点加法运算通路，并进行输出控制；定浮点运算转换器，将48位定点加法器转化为32位单精度浮点加法器。有益效果：所述加法器采用全流水结构，定点加法器基于并行前缀加法器做了相应的优化，在保证定点加法器运算性能的基础上，减少了其运算延时和门电路面积。整体定浮点通用加法器结构在保证精确度和数据吞吐率的情况下，有效的提高了加法器的通用性。
-
公开(公告)号：CN103699355B
公开(公告)日：2017-02-08
申请号：CN201310738598.X
申请日：2013-12-30
Applicant: 南京大学
Abstract: 本发明涉及一种变阶流水串行乘累加器，包括一组乘法器，用于执行两路输入数据的相乘操作，并输出乘法结果；三组加法器，第一组加法器执行乘法结果的累加，第二组和第三组加法器在累加结束后将第一组加法器流水级上的结果依次相加，从而保证了第一组加法器可继续处理下一阶段的数据；相应控制电路，用于增加额外控制信号和控制逻辑，用于省去算法中的首尾补零操作。有益效果为：本发明提供的变阶乘累加器的实现使得在运算时能够省去算法中的首尾补零操作以及由之产生的多余乘累加，从而获得接近理论估算的性能指标。
-
公开(公告)号：CN104833377A
公开(公告)日：2015-08-12
申请号：CN201510263525.9
申请日：2015-05-21
Applicant: 南京大学
IPC: G01D5/12
Abstract: 本发明涉及一种高灵敏度水平霍尔盘，包括霍尔阱，用于在磁场和电场中通过霍尔效应产生电荷的载体；电极，分别与霍尔阱连接，用于输入偏置电压，输出霍尔电压；底层衬底，设于霍尔阱的底部，用于与十字霍尔阱产生反向偏置PN结，从而产生用于隔离霍尔阱的耗尽区，避免漏电；有源接地环，用于向霍尔盘提供相对电势零点；内侧和外侧保护环，包绕在霍尔阱的周侧，用于隔离霍尔阱，避免漏电流，屏蔽外部干扰；顶层金属层，设于霍尔阱的顶部，用于隔离霍尔阱，屏蔽外部干扰，降低霍尔盘工作时产生的闪烁噪声。有益效果为：不仅具有高灵敏度和低温度效应等特性，同时还具有体积小、结构简单、工艺兼容性好、加工成品率高等优势。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.032 seconds)
