公开(公告)号：CN108959980B

公开(公告)日：2020-10-27

申请号：CN201810826635.5

申请日：2018-07-25

Applicant: 北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网辽宁省电力有限公司电力科学研究院

Inventor： 臧仕平 ,  刘亮 ,  甘杰 ,  胡晓波 ,  于艳艳 ,  李娜 ,  金锐 ,  孙静莹 ,  涂因子 ,  唐晓珂 ,  张海峰 ,  范维

IPC: G06F21/75

Abstract: 本发明公开了一种安全芯片的公钥防护方法及公钥防护系统。该公钥防护方法包括以下内容：在公钥运算启动前，计算并存储所述安全芯片的配置寄存器中的所有初值的校验值；在公钥运算启动后，实时对所述安全芯片的配置寄存器中的值进行校验，若校验失败，则终止运算并报错。所述安全芯片的公钥防护方法，能够在不增加公钥算法的运算时间的前提下，实时对公钥算法模块的整个流程进行故障攻击的检测。

公开(公告)号：CN109977023A

公开(公告)日：2019-07-05

申请号：CN201910266964.3

申请日：2019-04-03

Applicant: 北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

Inventor： 种挺 ,  燕雪松 ,  刘俊 ,  张茜歌 ,  刘亮 ,  张海峰

IPC: G06F11/36

Abstract: 本发明公开了一种支持调试权限控制的CPU芯片仿真器，包括：仿真器硬件以及仿真器软件。仿真器硬件包括主板，主板包括电源模块、芯片原型及调试线，且芯片原型内置有调试权限控制模块；以及仿真器软件通过调试线与仿真器硬件通信连接，且仿真器软件内置有调试权限操作模块；其中，仿真器软件通过调试权限操作模块对仿真器硬件中的调试权限控制模块进行操作，从而实现对仿真器硬件的调试权限的打开或关闭。借此，本发明的支持调试权限控制的CPU芯片仿真器，结构简单合理，仿真器软件和仿真器硬件的握手操作实现机制更安全。

公开(公告)号：CN106055496A

公开(公告)日：2016-10-26

申请号：CN201610341887.X

申请日：2016-05-20

Applicant: 北京智芯微电子科技有限公司 ,  国家电网公司 ,  国网信息通信产业集团有限公司

Inventor： 侯战斌 ,  陈奎林 ,  刘亮 ,  张济 ,  邵瑾 ,  周翔 ,  赵东艳

IPC: G06F13/16

CPC classification number: G06F13/1668

Abstract: 本发明公开了一种EEPROM控制器的信号生成电路及控制方法，其中，该信号生成电路包括：锁存器、与门电路、计数器和比较器；锁存器的输入端用于输入控制信号，锁存器的使能端与系统时钟相连；锁存器的输出端与门电路的第一输入端相连，与门电路的第二输入端与系统时钟相连；与门电路的输出端输出时钟采样信号；比较器的第一输入端用于输入第一计数值，第二输入端与计数器相连；比较器的输出端输出slave总线输出响应信号；计数器用于周期性从零计至第一计数值。该信号生成电路采用同步设计实现，直接通过系统时钟sys_clk门控电路得到时钟采样信号，节省了分频逻辑电路，同时可缩短读写所需要开销周期，提升EEPROM数据读写速度。

公开(公告)号：CN119473707A

公开(公告)日：2025-02-18

申请号：CN202411243693.7

申请日：2024-09-05

Applicant: 北京智芯微电子科技有限公司 ,  西北工业大学

Inventor： 赵东艳 ,  张盛兵 ,  刘亮 ,  张茜歌 ,  张萌 ,  周佳慧 ,  牛凯 ,  赵雅雯

IPC: G06F11/14 ,  G06F11/07 ,  G06F12/02

Abstract: 本申请公开了一种处理器的故障处理方法、芯片、故障处理装置、容错系统、电子设备及存储介质。故障处理方法包括：在由第一时段切换至第二时段的第一时刻，获取处理器在第一时段内对存储器执行的第一访问请求，处理器在第一时段内处于第一状态，处理器在第二时段内处于第二状态；确定第一访问请求执行读取请求和写入请求的先后顺序；在第一访问请求先执行读取请求后执行写入请求的情况下，读取第一数据，以使处理器再次执行第一访问请求的读取请求，第一数据为处理器第一时段内读取的数据。故障处理方法在确定处理器存在读后写访存冲突的风险较高的情况下，处理器可以读取第一数据，解决了在处理器出现的读后写访存冲突的技术问题。

公开(公告)号：CN118301142A

公开(公告)日：2024-07-05

申请号：CN202410368897.7

申请日：2024-03-28

Applicant: 北京智芯微电子科技有限公司

Inventor： 余菁 ,  崔炳荣 ,  刘亮 ,  李德建 ,  蒋名扬 ,  赵思华

IPC: H04L67/00 ,  H04L67/06 ,  G06F8/65

Abstract: 本发明涉及通信领域，公开一种新版本软件的下载方法、升级方法及其系统。应用于远程通信装置的下载方法包括：按照预设下载次数逐次下载新版本软件中的多个文件；在一次下载未完成且出现异常下载情况的情况下，重新连接到新版本服务器；以及在下载标识处于第一状态且已下载次数的文件大小小于新版本软件的文件大小的情况下，以已下载次数的文件大小为偏移量继续下载新版本软件。本发明在下载过程异常时，可以已下载文件大小为偏移量继续在线下载新版本软件，而不受异常情况的影响；并在升级过程异常时，若远程通信装置处于升级状态且升级次数未满足预设升级次数，则从备区记载新版本软件，从而可有效地解决软件升级过程中出现的异常情况。

公开(公告)号：CN116886536A

公开(公告)日：2023-10-13

申请号：CN202311075824.0

申请日：2023-08-24

Applicant: 北京智芯微电子科技有限公司

Inventor： 张齐超 ,  刘亮 ,  崔炳荣 ,  张康 ,  田永 ,  唐瑜

IPC: H04L41/082 ,  H04L41/083

Abstract: 本发明公开了一种节点升级方法、系统、装置、计算设备和存储介质。该节点升级方法应用于代理节点，包括：接收各子节点上报的缺包信息，该缺包信息用于指示代理节点的子孙节点的升级包缺失情况，并对缺包信息进行更新，将更新后的缺包信息上报至父节点，以使父节点逐级上报至主节点并由主节点进行补包，且在逐级上报的过程中逐级更新缺包信息；在确定各子节点均完成升级包接收的情况下，向各子节点下发升级指令，以指示各子节点升级。如此，代理节点将缺包信息汇聚并逐级上报至主节点，能够减少网络中的传输数据量，提高缺包信息的上报效率，再由主节点进行补包，则重复的升级包可以被快速补充，提高了补包效率，进而提高了节点的升级效率。

公开(公告)号：CN115543443A

公开(公告)日：2022-12-30

申请号：CN202211301981.4

申请日：2022-10-24

Applicant: 北京智芯微电子科技有限公司 ,  国网江苏省电力有限公司信息通信分公司 ,  国家电网有限公司

Inventor： 孙玉峰 ,  李德建 ,  刘亮 ,  李伟立 ,  姜义初 ,  张茜歌 ,  李雷 ,  陈琦 ,  汪大洋

IPC: G06F9/30 ,  G06F9/38

Abstract: 本发明公开了一种向量指令执行方法、处理器、计算机设备及存储介质。通过向量指令锁定机制，向量指令被第二流水线接收后设置为锁定状态。向量指令标识随第一流水线流到写回级时解除向量指令的锁定状态；向量指令的顺序在第二流水线内部维护；第二流水线在向量指令的执行过程中，若处于锁定状态的所述向量指令没有被解锁，不能将执行结果写入向量寄存器，等待锁定解除后进行向量寄存器的写操作；从而确保向量指令的写回操作晚于向量指令前面的非向量指令的写回操作，从而在高效的执行向量扩展指令集V中的向量指令的同时，防止主流水线被陷阱事件打断而向量指令超前更新向量寄存器导致的程序一致性问题。

公开(公告)号：CN115470899A

公开(公告)日：2022-12-13

申请号：CN202211420171.0

申请日：2022-11-15

Applicant: 北京智芯微电子科技有限公司

Inventor： 李德建 ,  刘亮 ,  种挺 ,  任增民 ,  马俊 ,  张茜歌

IPC: G06N3/063 ,  G06N3/04

Abstract: 本公开涉及计算机处理技术领域，具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质，所述电力设备处理加速方法包括：根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性，确定所述神经网络中各层的脆弱因子；根据所述神经网络中各层的权重，确定所述神经网络中各层的第一调节因子；根据所述神经网络中各层的脆弱因子和第一调节因子，确定所述神经网络中各层的量化位数；根据确定的所述量化位数对所述神经网络进行量化，以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。

公开(公告)号：CN114925650B

公开(公告)日：2022-10-21

申请号：CN202210863596.2

申请日：2022-07-22

Applicant: 北京智芯微电子科技有限公司 ,  国网江苏省电力有限公司 ,  国家电网有限公司

Inventor： 许可敬 ,  李德建 ,  王于波 ,  刘亮 ,  董长征 ,  武超 ,  李桦

IPC: G06F30/392 ,  G06F30/32

Abstract: 本发明提供一种SOC芯片单元混合布局方法和系统，属于集成电路版图设计领域。所述方法包括：获取前端网表，根据所述前端网表形成初始布局规划；确定需要混合布局的模块单元；根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框；将需要混合布局的模块单元混合放置在所述限制框内。使用上述方法在布局过程中将同层级的SOC芯片单元混合布局，使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性，攻击者无法通过分析物理信息来猜测安全芯片的密钥信息，提升安全芯片防功耗攻击的能力。

公开(公告)号：CN115048899A

公开(公告)日：2022-09-13

申请号：CN202210960748.0

申请日：2022-08-11

Applicant: 北京智芯半导体科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 许强 ,  李德建 ,  刘亮 ,  董长征 ,  马永旺 ,  尹兆晨 ,  赵秀斌

IPC: G06F30/392 ,  H03M1/12

Abstract: 本申请提供一种模数转换器的电路结构、模数转换器及芯片。模数转换器的电路结构包括：第一版图区，包括多个电容模块及电容信号线，电容信号线用于连接多个电容模块；环绕第一版图区的第二版图区，包括多个传输模块、多个数字模块及连接多个数字模块的数字信号线，电容模块通过传输模块与数字模块连接；其中：外部的模拟信号经传输模块进入数字模块后转换为数字信号，数字信号经传输模块进入电容模块处理后输出。本申请的模数转换器的电路结构、模数转换器及芯片通过第二版图区环绕第一版图区，以使第二版图区形成抗干扰屏障，保护位于第一版图去的电容模块处理的信号不受干扰，使模数转换器输出的测量读数具有较高的精度。