-
公开(公告)号:CN119149114B
公开(公告)日:2025-03-28
申请号:CN202411462325.1
申请日:2024-10-18
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38
Abstract: 本申请公开了一种加速器指令的处理方法、装置及电子设备,由处理器执行,该方法包括:将加速器指令分派至加速器和处理器的执行部件的共用保留站;判断处理器中的加速器指令数据传输部件是否有空项,响应于加速器指令数据传输部件有空项,将加速器指令从共用保留站中发射至执行部件;监听执行部件的写回端口,确定执行部件的配置信息;根据执行部件的配置信息,将加速器指令写回重定序缓冲区;控制加速器指令数据传输部件按照顺序将加速器指令的指令信息发送至加速器的执行部件,本公开加速器可以复用处理器的执行部件,加速器可以专注做特定领域专用计算部分,避免了资源的浪费,提高了异构芯片的资源利用率,提升了处理器和加速器的协同效率。
-
公开(公告)号:CN119003004A
公开(公告)日:2024-11-22
申请号:CN202411458065.0
申请日:2024-10-18
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种寄存器重命名方法、装置、系统、设备及介质,属于处理器技术领域,该方法包括:获取译码后的多个指令,并记录多个指令中目标指令的顺序关系,得到重命名定序队列,目标指令为存在目的寄存器的指令;将每个指令分配到每个指令对应的派遣队列去执行;基于重命名定序队列,将执行完成的目标指令进行寄存器重命名的提交。本发明解决了相关技术中对没有目的寄存器的指令在重排序缓冲区中进行提交,来提交和恢复寄存器重命名信息,造成资源浪费,进而影响寄存器重命名恢复的速度,影响处理器的处理效率的问题,通过重命名定序队列做寄存器重命名的提交,避免了有些指令没有目的寄存器造成的浪费,节省处理器资源。
-
公开(公告)号:CN118626413B
公开(公告)日:2024-10-29
申请号:CN202411096640.7
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/084 , G06F12/0811
Abstract: 本申请提出了一种数据块的状态获取方法、装置和电子设备,涉及数据处理技术领域,方法包括:响应于第一读请求在一级私有缓存和二级私有缓存中读失效,通过共享缓存获取所述第一读请求返回的第一数据块;获取所述第一数据块的第一计数值,并根据所述第一计数值获取所述第一数据块的第一数据块状态。本申请中,第一读请求在一级私有缓存和二级私有缓存中读失效时,通过共享缓存获取第一数据块,并根据第一数据块的第一计数值确定第一数据块的第一数据块状态,降低了多级缓存系统的一致性维护的工作量,从而降低了缓存容量的浪费程度,提高了访存请求在多级缓存中的命中率。
-
公开(公告)号:CN118626409A
公开(公告)日:2024-09-10
申请号:CN202411096641.1
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F3/06
Abstract: 本申请提出了一种写请求的处理方法、装置、设备和介质,涉及数据处理技术领域,方法包括:获取第一写请求在一级私有缓存中的第一候选数据块的数据块状态,其中,一级私有缓存属于第一处理器核;根据数据块状态,识别第一写请求在一级私有缓存中是否写失效;响应于识别到第一写请求在一级私有缓存中写失效,通过第一处理器核上的二级私有缓存,获取第一写请求的目标写数据块。简化了写失效的识别判定方法,提高了写请求在多级缓存存储系统中的命中率,优化了写请求的处理方法。
-
公开(公告)号:CN117971718A
公开(公告)日:2024-05-03
申请号:CN202410365394.4
申请日:2024-03-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F12/084
Abstract: 本申请提出了一种多核处理器的缓存替换方法及其装置,涉及处理器技术领域。通过向多级缓存系统所包含的一级私有缓存发送第一访问请求,并确定第一访问请求在一级私有缓存的第一命中状态;若第一命中状态指示第一访问请求在一级私有缓存中访问未命中,则生成一级私有缓存对应的第一替换信息,第一替换信息包括一级私有缓存中待进行替换的第一数据块对应的第一路信息和第一地址信息;基于第一替换信息生成发送给二级共享缓存的第二访问请求;将第二访问请求发送至二级共享缓存,获取二级共享缓存的返回数据,并基于返回数据完成一级私有缓存的缓存替换。本申请增加了一级私有缓存块在处理器片上存留的时间,提高处理器的片上存储容量利用率。
-
公开(公告)号:CN117472798A
公开(公告)日:2024-01-30
申请号:CN202311828926.5
申请日:2023-12-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0871 , G06F12/0875
Abstract: 本发明提供一种高速缓存的路预测方法、装置、电子设备及存储介质,涉及计算机技术领域;方法包括:在接收到跳转指令的情况下,获取当前时刻取指块在指令高速缓存中的命中信息;取指块为指令高速缓存中跳转指令对应的目标地址所在的缓存行;基于命中信息,在取指目标缓冲器中设置路预测信息;路预测信息用于对取指块下一时刻在指令高速缓存中的路标识进行预测;调用取指目标缓冲器,基于路预测信息确定取指块下一时刻在指令高速缓存中的路标识。通过上述方法,实现对跳转指令对应的跳转目标地址所在的路进行预测,降低了整个处理器的功耗;在取指目标缓冲器中设置路预测信息,可以复用取指目标缓冲器记录的信息域,降低处理器实现路预测的成本。
-
公开(公告)号:CN115543449B
公开(公告)日:2023-03-14
申请号:CN202211498291.2
申请日:2022-11-28
Applicant: 北京微核芯科技有限公司
Abstract: 本公开提出一种处理器设置方法、装置、电子设备及存储介质。具体方案为:确定处理器中指令项对应的有效字段,其中,所述有效字段具有对应的位宽,并从目标寄存器中读取与所述指令项相应的有效标识值,再根据所述位宽,所述有效字段以及所述有效标识值,对所述指令项进行无效设置,由此,能够实现结合所述位宽,所述有效字段以及所述有效标识值,高效地对处理器中指令项进行无效设置,从而能够在有效地保障处理器设置效果的同时,有效地节约处理器的功能开销,进而有效地提升处理器的使用性能。
-
公开(公告)号:CN119938143A
公开(公告)日:2025-05-06
申请号:CN202510413703.5
申请日:2025-04-03
Applicant: 北京微核芯科技有限公司
IPC: G06F9/30
Abstract: 本发明提供一种数据预取方法、装置及处理器,涉及计算机处理器技术领域,通过响应数据高速缓存访问失效,数据预取器根据数据高速缓存访问失效生成预取模式以及记录失效指令的重定序队列号,并将其附加到对应预取模式中;接收分支预测器发送的分支误预测取消信号,解析分支误预测取消信号获取分支误预测指令的重定序队列号;将分支误预测指令的重定序队列号与预取模式中的重定序队列号进行匹配,根据匹配结果取消数据预取器中由分支误预测指令触发的预取训练及预取请求,本发明根据失效指令的重定序队列号及分支误预测取消信号,取消数据预取器内部逻辑,使得预取器的训练以及发出的预取请求更加精准,减少对访存带宽的需求,提升处理器整体性能。
-
公开(公告)号:CN118626410A
公开(公告)日:2024-09-10
申请号:CN202411096643.0
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F12/084
Abstract: 本申请提出了一种多级缓存存储系统的访问方法、装置、设备和介质,涉及数据处理技术领域,方法包括:获取多级缓存存储系统的目标请求操作;响应于目标请求操作为第一替换请求操作,获取第一替换请求操作在多级缓存存储系统中的替换区域,以确定第一替换请求操作在多级缓存存储系统中的目标写回区域;获取第一替换请求操作在替换区域内的第一数据块,并将第一数据块替换写回至目标写回区域。无需等待特定条件被满足,即可将数据块替换写回到不同的目标写回区域,提高了数据块的替换写回的灵活性,优化了多级缓存存储系统的访问方法。
-
公开(公告)号:CN118349280B
公开(公告)日:2024-08-30
申请号:CN202410765486.1
申请日:2024-06-14
Applicant: 北京微核芯科技有限公司
IPC: G06F9/30
Abstract: 本申请提供一种存数指令调度方法、装置、设备和存储介质。方案为:获取多个目标缓存项;对各目标缓存项设置状态位寄存器以及倒计时寄存器;任一拍内,将寄存器倒计时减一,对被写入存数指令的目标缓存项所设置的状态位进行改变;对已占用的目标缓存项的项数是否大于或者等于第一阈值进行判断、对倒计时寄存器倒计时是否为零进行判断以及对各目标缓存项所设置的状态位寄存器的状态位是否等于第二阈值进行判断,得到第二判断结果,基于第二判断结果,对状态位进行改变以及将倒计时重新设置;在所设置的状态位等于第二阈值的情况下,将目标缓存项缓存的存数指令写入到高速缓冲存储器中,由此,无需不断地对高速缓存端口和带宽进行占用。
-
-
-
-
-
-
-
-
-