一种智能表项控制器及控制方法

    公开(公告)号:CN114356418B

    公开(公告)日:2022-08-05

    申请号:CN202210228898.2

    申请日:2022-03-10

    Abstract: 本发明公开了一种智能表项控制器及控制方法,以表项操作指令的方式,基于表项的优先级、老化时间、表项内容以及表项更新、删除和查询的操作属性,硬件实现了对表项更新、删除和查询等操作的智能控制,包括对表项存储地址的自动计算、老化表项的自动删除、表项存储空间的智能优化等处理,均实现了智能化控制,实现方法简单、高效、灵活。对表项控制实时性要求较高的应用领域,尤其涉及到大规模的表项下发、表项动态老化时,较基于CPU软件实现的传统表项控制器,在表项更新速率、表项生效时延、表项存储空间利用率等方面均有很大优势。

    一种面向可编程交换的硬件解析器及解析器实现方法

    公开(公告)号:CN114816434A

    公开(公告)日:2022-07-29

    申请号:CN202210738234.0

    申请日:2022-06-28

    Abstract: 本发明公开了一种面向可编程交换的硬件解析器及解析器实现方法,将一组包含解析指令处理单元、数据解析单元、解析基元启动器、解级联控制器、特征值寄存器、解析指令寄存器、级联状态寄存器的硬件逻辑组件定义为一个可编程硬件解析基元,以解析基元为硬件可编程基本单位,以解析基元阵列作为硬件解析器基础架构,以解析基元指令的作为解析器编程参数,利用软件编程指定的解析指令以及基元之间的级联状态,完成不同解析逻辑分支的硬件解析处理,作为可编程交换中的硬件解析器实现装置,实现了协议无关的硬件可编程解析。

    一种拟态计算系统的测试方法、装置、存储介质、设备

    公开(公告)号:CN119149370A

    公开(公告)日:2024-12-17

    申请号:CN202411666003.9

    申请日:2024-11-20

    Abstract: 本说明书公开了一种拟态计算系统的测试方法、装置、存储介质、设备,确定待测拟态计算系统,利用待测拟态计算系统执行各测试任务,根据待测拟态计算系统运行各测试任务时系统内计算节点所构成的各网络结构,确定待测拟态计算系统的网络可变性,并,根据待测拟态计算系统成功运行的各测试任务,确定待测拟态计算系统的功能完备性,并,根据待测拟态计算系统运行各测试任务时的运行表现,确定该待测拟态计算系统的计算性能,可适用于各类拟态计算系统,对拟态计算系统的综合性能提出了客观的测试方法与标准,可使用户在不进行实际使用的情况下,对不同的拟态计算系统的性能与能力拥有更清晰、直观的了解,方便用户选择拟态计算系统。

    报文处理的方法、装置、设备及可读存储介质

    公开(公告)号:CN117729274A

    公开(公告)日:2024-03-19

    申请号:CN202410175198.0

    申请日:2024-02-07

    Abstract: 本说明书公开了报文处理的方法、装置、设备及可读存储介质。根据所述方法的一个示例,在用户设备与网络设备之间建立TCP会话的情况下,当用户设备中的数据处理单元分别生成待发送报文时,通过会话管理单元对各待发送报文的报文头进行归一化处理,得到归一化处理后的报文头,并基于归一化处理后的报文头得到各待发送报文对应的第一目标报文。这样,由于第一目标报文能够基于用户设备与网络设备之间TCP会话进行传输,从而实现了拟态安全系统中包含有多个数据处理单元的用户设备与网络设备之间的TCP报文传输。

    一种网络端口扩展和报文快速均衡处理方法

    公开(公告)号:CN115412502B

    公开(公告)日:2023-03-24

    申请号:CN202211359114.6

    申请日:2022-11-02

    Abstract: 本发明公开一种网络端口扩展和报文快速均衡处理方法,包括:步骤一,在服务器端的虚拟网络端口模块创建虚拟网络端口,在FPGA端的FPGA‑QDMA模块创建物理功能队列,通过服务器端的DPDK‑QDMA模块连接虚拟网络端口模块和FPGA‑QDMA模块,再分配物理功能队列与虚拟网络端口一一对应,扩展FPGA端的网口;步骤二,DPDK‑QDMA模块启动时创建无锁队列、内存池和线程,引导虚拟网络端口模块和FPGA‑QDMA模块完成启动资源创建和分配;步骤三,服务器端和FPGA端之间进行网络报文收发时,利用DPDK‑QDMA模块将虚拟网络端口和与其对应的物理功能队列传输网络报文,实现了报文的并行快速处理。

    一种面向可编程交换的硬件解析器及解析器实现方法

    公开(公告)号:CN114816434B

    公开(公告)日:2022-10-04

    申请号:CN202210738234.0

    申请日:2022-06-28

    Abstract: 本发明公开了一种面向可编程交换的硬件解析器及解析器实现方法,将一组包含解析指令处理单元、数据解析单元、解析基元启动器、解级联控制器、特征值寄存器、解析指令寄存器、级联状态寄存器的硬件逻辑组件定义为一个可编程硬件解析基元,以解析基元为硬件可编程基本单位,以解析基元阵列作为硬件解析器基础架构,以解析基元指令的作为解析器编程参数,利用软件编程指定的解析指令以及基元之间的级联状态,完成不同解析逻辑分支的硬件解析处理,作为可编程交换中的硬件解析器实现装置,实现了协议无关的硬件可编程解析。

    基于阵列式解析基元结构的后端编译器实现方法及装置

    公开(公告)号:CN114610288B

    公开(公告)日:2022-09-16

    申请号:CN202210511925.7

    申请日:2022-05-12

    Abstract: 本发明公开了基于阵列式解析基元结构的后端编译器实现方法及装置,基于阵列式解析基元结构的可编程目标硬件,可完成对软件定义的协议解析逻辑进行编译的需求。通过对软件描述的协议解析处理逻辑进行翻译和解释,生成目标硬件中矩阵式可编程解析资源能识别的解析操作指令,操作指令以解析基元参数阵列的形式与目标硬件中可配置的解析基元阵列形成映射关系,通过解析基元参数阵列控制器,将解析基元参数阵列中的有效解析基元参数配置到硬件上对应的可编程解析基元中,完成对目标硬件可编程解析基元资源的编程,从而完成通过软件编程硬件来实现协议无关数据解析的目标。

Patent Agency Ranking